JAJSRU7 データシート

JAJSRU7E October 2023 – October 2026 AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 説明
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 デバイス識別情報
2. 4.2 関連製品
5 端子構成および機能
1. 5.1 ピン配置図
2. 5.2 ピン属性
  1. 15
  2. 16
3. 5.3 信号の説明
  1. 18
  2. 5.3.1 ADC
    1. 20
    2. 21
    3. 22
    4. 23
    5. 24
    6. 5.3.1.1 ADC-CMPSS の信号接続
  3. 5.3.2 ADC レゾルバ
    1. 27
    2. 28
    3. 29
  4. 5.3.3 ADC_CAL
    1. 31
  5. 5.3.4 ADC VREF
    1. 33
  6. 5.3.5 CPSW
    1. 35
    2. 36
    3. 37
    4. 38
    5. 39
    6. 40
    7. 41
  7. 5.3.6 CPTS
    1. 43
  8. 5.3.7 DAC
    1. 45
  9. 5.3.8 EPWM
    1. 47
    2. 48
    3. 49
    4. 50
    5. 51
    6. 52
    7. 53
    8. 54
    9. 55
    10. 56
    11. 57
    12. 58
    13. 59
    14. 60
    15. 61
    16. 62
    17. 63
    18. 64
    19. 65
    20. 66
    21. 67
    22. 68
    23. 69
    24. 70
    25. 71
    26. 72
    27. 73
    28. 74
    29. 75
    30. 76
    31. 77
    32. 78
  10. 5.3.9 EQEP
    1. 80
    2. 81
    3. 82
  11. 5.3.10 FSI
    1. 84
    2. 85
    3. 86
    4. 87
    5. 88
    6. 89
    7. 90
    8. 91
  12. 5.3.11 GPIO
    1. 93
  13. 5.3.12 I2C
    1. 95
    2. 96
    3. 97
    4. 98
    5. 99
  14. 5.3.13 LIN
    1. 101
    2. 102
    3. 103
    4. 104
    5. 105
  15. 5.3.14 MCAN
    1. 107
    2. 108
    3. 109
    4. 110
    5. 111
    6. 112
    7. 113
    8. 114
  16. 5.3.15 SPI (MCSPI)
    1. 116
    2. 117
    3. 118
    4. 119
    5. 120
    6. 121
    7. 122
    8. 123
  17. 5.3.16 MMC
    1. 125
  18. 5.3.17 OSPI (共有)
    1. 127
  19. 5.3.18 電源
    1. 129
  20. 5.3.19 PRU-ICSS
    1. 131
    2. 132
    3. 133
    4. 134
    5. 135
  21. 5.3.20 SDFM
    1. 137
    2. 138
  22. 5.3.21 システム、その他
    1. 5.3.21.1 ブートモードの構成
      1. 141
    2. 5.3.21.2 クロック
      1. 143
      2. 144
      3. 145
    3. 5.3.21.3 エミュレーションおよびデバッグ
      1. 147
      2. 148
    4. 5.3.21.4 システム
      1. 150
    5. 5.3.21.5 VMON
      1. 152
    6. 5.3.21.6 予約済みおよび未接続
      1. 154
      2. 155
  23. 5.3.22 UART
    1. 157
    2. 158
    3. 159
    4. 160
    5. 161
    6. 162
  24. 5.3.23 XBAR
    1. 164
    2. 165
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
1. 7.1 概要
2. 7.2 プロセッササブシステム
  1. 7.2.1 Arm Cortex-R5F サブシステム
8 アプリケーション、実装、およびレイアウト
1. 8.1 デバイスの接続およびレイアウトの基礎
9 デバイスおよびドキュメントのサポート
10改訂履歴
11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

ZCZ|324
- MPBGA29A

サーマルパッド・メカニカル・データ

発注情報

6.8 電気的特性

注:

セクション 6.8.6電源管理ユニット (PMU) を介したセクション 6.8.1デジタル入出力およびアナログ入出力の電気的特性で説明されているインターフェイスまたは信号は、多重化モード 0 (プライマリ機能) で使用可能なインターフェイスまたは信号に対応しています。

これらの表に記載されているボール上で多重化されたすべてのインターフェイスまたは信号は、多重化に PHY と GPIO の組み合わせが含まれている場合を除き、DC 電気的特性はすべて同じです。PHY と GPIO の組み合わせが含まれている場合、異なる多重化モード (機能) に異なる DC 電気的特性が規定されます。