JAJSL84A November   2020  – May 2022 DRV8434

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Revision History
  5. Pin Configuration and Functions
    1. 5.1 端子機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 Electrical Characteristics
    6. 6.6 Indexer Timing Requirements
      1. 6.6.1 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  Stepper Motor Driver Current Ratings
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 Full-Scale Current Rating
      2. 7.3.2  PWM Motor Drivers
      3. 7.3.3  Microstepping Indexer
      4. 7.3.4  Controlling VREF with an MCU DAC
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  Decay Modes
        1. 7.3.6.1 Slow Decay for Increasing and Decreasing Current
        2. 7.3.6.2 Slow Decay for Increasing Current, Mixed Decay for Decreasing Current
        3. 7.3.6.3 電流増加および減少でミックス・ディケイ
        4. 7.3.6.4 Smart tune Dynamic Decay
        5. 7.3.6.5 スマート・チューン・リップル・コントロール
        6. 7.3.6.6 PWM オフ時間
        7. 7.3.6.7 ブランキング時間
      7. 7.3.7  チャージ・ポンプ
      8. 7.3.8  リニア電圧レギュレータ
      9. 7.3.9  Logic Level, Tri-Level and Quad-Level Pin Diagrams
        1. 7.3.9.1 nFAULT ピン
      10. 7.3.10 保護回路
        1. 7.3.10.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.10.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.10.3 過電流保護 (OCP)
          1. 7.3.10.3.1 ラッチド・シャットダウン
          2. 7.3.10.3.2 自動リトライ
        4. 7.3.10.4 開放負荷検出 (OL)
        5. 7.3.10.5 サーマル・シャットダウン (OTSD)
          1. 7.3.10.5.1 ラッチド・シャットダウン
          2. 7.3.10.5.2 自動リトライ
        6.       Fault Condition Summary
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2.      52
      3. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      4. 7.4.3 動作モード (nSLEEP = 1、ENABLE = ハイ・インピーダンス / 1)
      5. 7.4.4 nSLEEP リセット・パルス
      6.      機能モードのまとめ
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Stepper Motor Speed
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
        4. 8.2.2.4 アプリケーション曲線
        5. 8.2.2.5 Thermal Application
          1. 8.2.2.5.1 Power Dissipation
          2. 8.2.2.5.2 Conduction Loss
          3. 8.2.2.5.3 Switching Loss
          4. 8.2.2.5.4 Power Dissipation Due to Quiescent Current
          5. 8.2.2.5.5 Total Power Dissipation
          6. 8.2.2.5.6 Device Junction Temperature Estimation
  9. Power Supply Recommendations
    1. 9.1 バルク・コンデンサ
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Related Documentation
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

Layout Guidelines

The VM pin should be bypassed to PGND using a low-ESR ceramic bypass capacitor with a recommended value of 0.01 µF rated for VM. This capacitor should be placed as close to the VM pin as possible with a thick trace or ground plane connection to the device PGND pin.

The VM pin must be bypassed to ground using a bulk capacitor rated for VM. This component can be an electrolytic capacitor.

A low-ESR ceramic capacitor must be placed in between the CPL and CPH pins. A value of 0.022 µF rated for VM is recommended. Place this component as close to the pins as possible.

A low-ESR ceramic capacitor must be placed in between the VM and VCP pins. A value of 0.22 µF rated for 16 V is recommended. Place this component as close to the pins as possible.

Bypass the DVDD pin to ground with a low-ESR ceramic capacitor. A value of 0.47 µF rated for 6.3 V is recommended. Place this bypassing capacitor as close to the pin as possible..