JAJSXD7 October   2025 LM5066H

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電流制限
      2. 7.3.2  フォールドバック電流制限
      3. 7.3.3  ソフト スタート切断 (SFT_STRT)
      4. 7.3.4  サーキット ブレーカ
      5. 7.3.5  電力制限
      6. 7.3.6  UVLO
      7. 7.3.7  OVLO
      8. 7.3.8  パワー グッド
      9. 7.3.9  VDD サブレギュレータ
      10. 7.3.10 リモート温度センシング
      11. 7.3.11 MOSFET の損傷検出
      12. 7.3.12 アナログ電流モニタ (IMON)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーアップ シーケンス
      2. 7.4.2 ゲート制御
      3. 7.4.3 フォルト タイマと再起動
      4. 7.4.4 シャットダウン制御
      5. 7.4.5 イネーブル / ディスエーブルおよびリセット
    5. 7.5 プログラミング
      1. 7.5.1 PMBus コマンドのサポート
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 54V、100A PMBus ホット スワップ設計
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 ホット スワップ FET の選択
          2. 8.2.1.2.2 dv/dt ベースのスタートアップ
            1. 8.2.1.2.2.1 VOUT スルーレートの選択
          3. 8.2.1.2.3 RSNS および CL の設定の選択
          4. 8.2.1.2.4 電力制限の選択
          5. 8.2.1.2.5 フォルト タイマの設定
          6. 8.2.1.2.6 MOSFET の SOA の確認
          7. 8.2.1.2.7 UVLO および OVLO スレッショルドの設定
            1. 8.2.1.2.7.1 オプション A
            2. 8.2.1.2.7.2 オプション B
            3. 8.2.1.2.7.3 オプション C
            4. 8.2.1.2.7.4 オプション D
          8. 8.2.1.2.8 パワー グッド ピン
          9. 8.2.1.2.9 入力保護と出力保護
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録:パッケージ オプション
    2. 11.2 テープおよびリール情報
    3. 11.3 メカニカル データ

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PWP|28
サーマルパッド・メカニカル・データ

電流制限

LM5066Hx は、10mV ~ 50mV の範囲の 8 つのプログラム可能なスレッショルドを使用して電流制限保護を提供します。センス抵抗 RSNS の両端 (VIN_K ピンと SENSE ピンの間) の電圧が選択したスレッショルドを超えると、電流制限がアクティブになります。CL ピンを使用して 2 つのスレッショルドを直接設定できます。CL が VDD に接続されているときは 25mV、CL が GND に接続されているときは 50mV に設定されます。残りの 6 つのスレッショルドは、PMBus インターフェイスを介して DEVICE_SETUP1 および DEVICE_SETUP2 レジスタをプログラムすることで利用できます。

過電流イベント中、このデバイスでは過電流ブランキングと電流制限の 2 つの保護モードが提供されます。これらのモードでは、構成に基づいて個別または連続的な動作が可能です。

過電流ブランキング モードでは、サーキット ブレーカ スレッショルド (VCB) を下回っている場合に、設定時間を制限することなく負荷電流の通過が許されます。LM5066Hx は、2 つの過電流ブランキング スレッショルドと、個別のタイマ機能を備えています。

  • 中程度の過電流に対して、VCBL1とタイマ tCBL1 の組み合わせ

  • 大きい過電流に対して、VCBL2 と タイマ tCBL2 の組み合わせ

これらのスレッショルドとタイマは、DEVICE_SETUP3 および OC_BLANKING_TIMERS レジスタで構成します。通常、VCBL1 を VCL より高く、VCBL2 を VCBL1 より高く設定します。VCL と VCBL2 の間の負荷電流の場合、tCBL1 タイマがアクティブになります。VCBL1 と VCBL2 の間の負荷電流の場合、tCBL2 タイマがアクティブになります。

電流が期限切れになる前にそれぞれのスレッショルドを下回ると、タイマがリセットされます。過負荷が長時間続いていずれかのタイマが満了すると、デバイスは電流制限モードに遷移します。LM5066H2 の場合は、いずれかのタイマが満了すると GATE2 が直ちにオフになります。tCBL1 と tCBL2 を 0μs に設定すると、過電流ブランキングモードを無効化できます。

電流制限モードでは、GATE1 によって駆動される MOSFET を流れる電流が設定された電流制限スレッショルドに制限されるように、ゲート電圧が制御されます。電流制限中にフォルトタイマがアクティブになります。フォルトタイマがタイムアウトする前に、負荷電流が電流制限スレッショルドを下回ると、通常動作が再開されます。CTMR で設定されたフォルト タイムアウト時間を超えても電流制限が持続する場合、GATE1 がオフになります。電流制限は、DEVICE_SETUP3 のビット 7 を設定することで無効化できます。ディスエーブルの場合、いずれかのブランキング タイマが満了すると、ブランキング フェーズの後に、GATE1 と GATE2 の両方がオフになります。電流制限フォルトが発生すると、デバイスは STATUS_INPUT (7Ch) 、STATUS_WORD (79h) 、および DIAGNOSTIC_WORD (E1h) レジスタのフォルトフラグを設定し、SMBA ピンをアサートします。SMBA 信号は、ALERT_MASK (D8h) レジスタを使用してディスエーブルできます。信頼性の高い動作を保証するため、RSNS 抵抗の値が 200mΩ を超えないようにして、電流制限制御ループの不安定性を避ける必要があります。

LM5066H 電流制限、ブランキング、サーキット ブレーカ スレッショルド図 7-1 電流制限、ブランキング、サーキット ブレーカ スレッショルド
表 7-1 電流制限、フォールドバック電流制限、過電流ブランキング、サーキット ブレーカ、およびその他のスレッショルド設定
パラメータ構成可能なスレッショルド数スレッショルドの値

アナログ / デジタル

過電流制限スレッショルド (VCL)8

10mV、12.5mV、15mV、17.5mV、20mV、22.5mV および 25mV、50mV

アナログ
過電流ブランキング 1 スレッショルド (VCBL1)41.25 x VCL、1.5 x VCL、1.75 × VC、2 × VCLアナログ
過電流ブランキング 2 スレッショルド (VCBL2)41.5xVCL、1.75 x VCL、2 x VCL、2.25 x VCLアナログ
サーキット ブレーカ スレッショルド (VCB)41.2 x VCL、2 x VCL、3 × VCL、4 × VCLアナログ
短絡保護スレッショルド (VSCP)11.5xVCBアナログ
スタートアップ時のフォールドバック係数30.05 x VCL、0.1 x VCLアナログ
過電流ブランキング タイマ 1160ms ~ 100msデジタル
過電流ブランキング タイマ 2160ms ~ 10ms、, 100msデジタル
サーキット ブレーカのブランキング時間1100usアナログ

レギュレーション タイマ

(定電流タイマ / P2t タイマ)

TIMER ピンで設定CTIMERを使用して構成可能アナログ
P2t タイマ — 挿入タイマ410ms ~ 100msデジタル
P2t タイマ — 再試行タイマ1610ms ~ 10sデジタル
起動 / 再試行中のウォッチドッグ タイマー1610ms ~ 10sデジタル