JAJSXD7 October   2025 LM5066H

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電流制限
      2. 7.3.2  フォールドバック電流制限
      3. 7.3.3  ソフト スタート切断 (SFT_STRT)
      4. 7.3.4  サーキット ブレーカ
      5. 7.3.5  電力制限
      6. 7.3.6  UVLO
      7. 7.3.7  OVLO
      8. 7.3.8  パワー グッド
      9. 7.3.9  VDD サブレギュレータ
      10. 7.3.10 リモート温度センシング
      11. 7.3.11 MOSFET の損傷検出
      12. 7.3.12 アナログ電流モニタ (IMON)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーアップ シーケンス
      2. 7.4.2 ゲート制御
      3. 7.4.3 フォルト タイマと再起動
      4. 7.4.4 シャットダウン制御
      5. 7.4.5 イネーブル / ディスエーブルおよびリセット
    5. 7.5 プログラミング
      1. 7.5.1 PMBus コマンドのサポート
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 54V、100A PMBus ホット スワップ設計
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 ホット スワップ FET の選択
          2. 8.2.1.2.2 dv/dt ベースのスタートアップ
            1. 8.2.1.2.2.1 VOUT スルーレートの選択
          3. 8.2.1.2.3 RSNS および CL の設定の選択
          4. 8.2.1.2.4 電力制限の選択
          5. 8.2.1.2.5 フォルト タイマの設定
          6. 8.2.1.2.6 MOSFET の SOA の確認
          7. 8.2.1.2.7 UVLO および OVLO スレッショルドの設定
            1. 8.2.1.2.7.1 オプション A
            2. 8.2.1.2.7.2 オプション B
            3. 8.2.1.2.7.3 オプション C
            4. 8.2.1.2.7.4 オプション D
          8. 8.2.1.2.8 パワー グッド ピン
          9. 8.2.1.2.9 入力保護と出力保護
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録：パッケージ オプション
    2. 11.2 テープおよびリール情報
    3. 11.3 メカニカル データ

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PWP|28
サーマルパッド・メカニカル・データ

7.3.8 パワー グッド

LM5066Hx は、外付けプルアップ抵抗を必要とするパワーグッド インジケータ ピン (PGD) を備えており、下流回路に向けて状態を通知します。PGDピンのオフ状態の電圧は、VIN および OUT の電圧よりも高い状態でも低い状態でも動作できます。

以下の条件がすべて満たされると、PGD 信号は High にアサートされます。

  • FB ピンの電圧が PGD スレッショルドを超えてるい

  • GATE1 出力、GATE2 出力の両方の電圧がフル エンハンスメントを示している (VGS1 > 8V かつ VGS2 > 8V)

  • FET の両端の電圧 (V DS) が 2V 未満

以下の場合に、PGD 信号は Low にプルされます。

  • FB ピンの電圧が PGD 立ち下がりスレッショルドを下回っているます

出力電圧スレッショルドは通常、出力とフィードバックピンとの間の抵抗分圧回路を使用して設定されます。ただし、FB ピンの電圧が最大定格内に維持されている限り、他の電圧を監視できます。スレッショルド ヒステリシスについて、本デバイスは FB ピンに 21μA の電流ソースを内蔵しています。FB 電圧がスレッショルドを下回るとき、この電流ソースはディスエーブルを継続します。出力電圧が上昇して FB がスレッショルドを上回ると、電流源がアクティブになり、ピンから電流供給がされて FB 電圧が上昇します。PGD ピンの状態は、PMBus インターフェイス経由で STATUS_WORD (79h) または DIAGNOSTIC_WORD (E1h) レジスタを介して読み取ることができます。