JAJSWO5 May   2025 LP8865C-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. 比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アダプティブオフ時間電流モード制御
      2. 7.3.2 LED の電流設定
      3. 7.3.3 内部ソフト スタート
      4. 7.3.4 調光モード
        1. 7.3.4.1 PWM 調光
        2. 7.3.4.2 アナログ調光
      5. 7.3.5 フォルト保護
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 LP8865CUQDGNRQ1 アナログ調光機能搭載 12V 入力、1A 出力、8 ピース WLED ドライバ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 インダクタの選択
          2. 8.2.1.2.2 入力コンデンサの選択
          3. 8.2.1.2.3 出力コンデンサの選択
          4. 8.2.1.2.4 センス抵抗の選択
          5. 8.2.1.2.5 その他外付け部品の選択
      2. 8.2.2 LP8865CYQDGNRQ1 PWM 調光機能搭載 24V 入力、0.5A 出力、4 ピース WLED ドライバ
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 インダクタの選択
          2. 8.2.2.2.2 入力コンデンサの選択
          3. 8.2.2.2.3 出力コンデンサの選択
          4. 8.2.2.2.4 センス抵抗の選択
          5. 8.2.2.2.5 その他外付け部品の選択
      3. 8.2.3 LP8865CWQDGNRQ1 アナログ調光機能搭載 24V 入力、2A 出力、4 ピース WLED ドライバ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
          1. 8.2.3.2.1 インダクタの選択
          2. 8.2.3.2.2 入力コンデンサの選択
          3. 8.2.3.2.3 出力コンデンサの選択
          4. 8.2.3.2.4 センス抵抗の選択
          5. 8.2.3.2.5 その他外付け部品の選択
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

LP8865C-Q1 ファミリの昇圧トポロジ、昇降圧トポロジ、降圧トポロジの適切なレイアウト例を以下に示します。

  • 良好な電気的特性および熱特性を得るには、大きなGNDプレーンを作成することが重要です。
  • パターンのインピーダンスを低減するには、VINとGND のパターンをできるだけ広くする必要があります。パターンが広いほど、優れた放熱性能が得られます。
  • サーマルビアを使用すれば、上側のGNDプレーンを追加のプリント基板(PCB)層に接続し、放熱とグランド配線を行うことができます。
  • 入力コンデンサは、IN および GND ピンにできるだけ近い位置に配置する必要があります。
  • LDO出力電圧の安定を確保するため、VCCコンデンサはVCCピンからできるだけ近い位置に配置する必要があります。
  • 寄生インダクタンスを低減することにより過渡電圧スパイクを低減するためには、SWパターンをできるだけ短くする必要があります。また、SWパターンが短いと、放射ノイズとEMIも低減されます。
  • デバイスの下をスイッチング電流が流れないようにしてください。
  • CSNおよびCSPのパターン配線は、並列に配置し、できる限り短くして、高電圧のスイッチングパターンとグランドシールドから離して配置することをお勧めします。
  • 発振およびシステムの不安定性を防ぐため、補償コンデンサはCOMPピンからできるだけ近い位置に配置する必要があります。