JAJA820B August   2016  – April 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83825I , DP83826E , DP83826I

 

  1.   1
  2.   DP8382x IEEE 802.3u 準拠およびデバッグ
  3.   商標
  4. 1用語
  5. 2規格とシステム要件
    1. 2.1 規格
    2. 2.2 テスト装置サプライヤ
    3. 2.3 テスト装置要件
  6. 3イーサネット物理レイヤ準拠テスト
    1. 3.1 規格テスト構成と手順
    2. 3.2 100BASE-TX 準拠テスト
      1. 3.2.1 テンプレート(アクティブ出力インターフェイス)
      2. 3.2.2 差動出力電圧
      3. 3.2.3 立ち上がりおよび立ち下がり時間
      4. 3.2.4 波形オーバーシュート
      5. 3.2.5 ジッタ
      6. 3.2.6 デューティ サイクルの歪み
      7. 3.2.7 リターン ロス
    3. 3.3 10BASE-Te 準拠テスト
      1. 3.3.1 リンク パルス
      2. 3.3.2 10BASE-Te 規格
        1. 3.3.2.1 TP_IDL
        2. 3.3.2.2 MAU、内部
        3. 3.3.2.3 TPM ありのジッタ
        4. 3.3.2.4 TPM なしのジッタ
        5. 3.3.2.5 差動電圧
        6. 3.3.2.6 同相電圧
        7. 3.3.2.7 リターン ロス
        8. 3.3.2.8 高調波コンテンツ
  7. 4DP83825 VoD スイングのチューニング方法
    1. 4.1 DP83825 VoD スイングのチューニング例
  8. 5DP8382x 向けの IEEE802.3u 準拠テスト スクリプト
  9. 6参考資料
  10. 7改訂履歴

用語

このアプリケーション ノート全体で使用されている用語の一覧を、表 1-1 に示します。

表 1-1 用語
略称 定義
DUT テスト対象デバイス
LP リンク パートナー
PHY 物理レイヤ トランシーバ
SMI シリアル マネージメント インターフェイス
IPG パケット間隔
FLP 高速リンク パルス
NLP 通常リンク パルス
TX 送信 – デジタル ピン
RX 受信 – デジタル ピン
TD 送信 – アナログ ピン
RD 受信 – アナログ ピン
AVD アナログ電源
CT 磁気センター タップ
VDDIO デジタル電源
BIST 内蔵セルフテスト
TPM ツイスト ペア モデル
AOI アクティブ出力インターフェイス
AFE アナログ フロントエンド

MDI

メディア依存インターフェイス

MDIX

メディア依存インターフェイスのクロスオーバー バージョン

VoD

差動出力電圧