JAJA820B August   2016  – April 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83825I , DP83826E , DP83826I

 

  1.   1
  2.   DP8382x IEEE 802.3u 準拠およびデバッグ
  3.   商標
  4. 1用語
  5. 2規格とシステム要件
    1. 2.1 規格
    2. 2.2 テスト装置サプライヤ
    3. 2.3 テスト装置要件
  6. 3イーサネット物理レイヤ準拠テスト
    1. 3.1 規格テスト構成と手順
    2. 3.2 100BASE-TX 準拠テスト
      1. 3.2.1 テンプレート(アクティブ出力インターフェイス)
      2. 3.2.2 差動出力電圧
      3. 3.2.3 立ち上がりおよび立ち下がり時間
      4. 3.2.4 波形オーバーシュート
      5. 3.2.5 ジッタ
      6. 3.2.6 デューティ サイクルの歪み
      7. 3.2.7 リターン ロス
    3. 3.3 10BASE-Te 準拠テスト
      1. 3.3.1 リンク パルス
      2. 3.3.2 10BASE-Te 規格
        1. 3.3.2.1 TP_IDL
        2. 3.3.2.2 MAU、内部
        3. 3.3.2.3 TPM ありのジッタ
        4. 3.3.2.4 TPM なしのジッタ
        5. 3.3.2.5 差動電圧
        6. 3.3.2.6 同相電圧
        7. 3.3.2.7 リターン ロス
        8. 3.3.2.8 高調波コンテンツ
  7. 4DP83825 VoD スイングのチューニング方法
    1. 4.1 DP83825 VoD スイングのチューニング例
  8. 5DP8382x 向けの IEEE802.3u 準拠テスト スクリプト
  9. 6参考資料
  10. 7改訂履歴

DP83825 VoD スイングのチューニング方法

DP83825 には、VoD スイングをチューニングするための追加の制御機能があります。この制御を使用して、デバイスが IEEE 802.3 で設定された準拠レベル内であることを検証できます。規格では、VoD の変動は ±5% と定義されています。このパラメータは、磁気素子、コネクタ、テスト用治具、レイアウト、前述のすべての許容誤差から大きな影響を受けます。

注: ベスト・プラクティスとして、アプリケーション ノート、『Ethernet PHY PCB Design Layout Checklist』のレイアウト ガイドラインに従う必要があります。また、レジスタのチューニングの前にデータ シート、『DP83825I Low Power 10/100 Mbps Ethernet Physical Layer Transceiver』に記載されているトランス仕様の要件も満たす必要があります。

PHY を適切な信号レベルに調整するには、信号レベルを測定し、信号をどの程度(必要に応じて)調整する必要があるかを把握することが推奨されます。測定後、次の表を使用して、必要なレジスタ構成を決定できます。このプロセスは、各ユニットごとにやり直す必要があります。さらに、以下のレジスタは拡張レジスタに分類され、データ シート、『DP83825I Low Power 10/100 Mbps Ethernet Physical Layer Transceiver』に概要を示すように書き込む必要があります。

表 4-1 VoD チューニング レジスタの構成
VoD 変更0x30B0x30C0x30E
-12.5%0xC800xEOffset_0
-11.25%Offset_1
-10%Offset_2
-8.75%0xC400xFOffset_-2
-8%Offset_-1
-6.25%Offset_0
-5%Offset_1
-3.75%Offset_2
-2.5%0xC000x10Offset_-2
-1.25%Offset_-1
0% (デフォルト)Offset_0
+1.25%Offset_1
+2.5%Offset_2
+3.75%0xBC00x11Offset_-2
+5%Offset_-1
+6.25%Offset_0
+7.5%Offset_1
+8.75%Offset_2
+10%0xB800x12Offset_-2
+11.25%Offset_-1
+12.5%Offset_0

Offset_X を計算するには:

  1. Reg 0x333 を読み込みます。この値はユニットによって異なります
  2. A = 0x333[15:11] を 10 進数に変換
  3. B = 0x333[10:6] を 10 進数に変換
  4. C = 8-A+B。この変数は 0~15 で有界です。C が境界外であると計算された場合、変数 C は境界内に四捨五入するものとします。C が -2 と計算される場合は、C に 0 を設定します
  5. D(x)= C++ x、ここで、x は 表 4-1 の Reg 0x30E 列を使用して決定されます
  6. Offset_x = [ 2 D ( x ) + 1 ] × 2048 ; 16進数に変換

出発点は、RBIAS を 6.34 kΩ に変更し、VoD を -8% に設定して、マージンをさらに改善することです。