JAJAA81A December   2023  – August 2025 DP83869HM

 

  1.   1
  2.   概要
  3.   商標
  4. 1DP83869 アプリケーションの概要
  5. 2アプリケーションのトラブルシューティング
    1. 2.1 回路図とレイアウトのチェックアウト
    2. 2.2 デバイスの正常性チェック
      1. 2.2.1 電圧チェック
      2. 2.2.2 RESET_N 信号をプローブします
      3. 2.2.3 RBIAS をプローブします
      4. 2.2.4 XI クロックをプローブします
      5. 2.2.5 初期化中にストラップ ピンをプローブします
        1. 2.2.5.1 正しい動作モードの構成
      6. 2.2.6 シリアル管理インターフェイス信号のプローブ (MDC、MDIO)
        1. 2.2.6.1 レジスタ値の読み出しと確認
    3. 2.3 MDI ヘルス チェック
      1. 2.3.1 磁気
      2. 2.3.2 MDI 信号をプローブします
      3. 2.3.3 リンク品質の確認
        1. 2.3.3.1 ショート ケーブル リンク マージンの改善
        2. 2.3.3.2 チャネル間リンク マージンの改善
      4. 2.3.4 コンプライアンス
    4. 2.4 MII ヘルス チェック
      1. 2.4.1 MII チェック
      2. 2.4.2 RGMII チェック
      3. 2.4.3 SGMII チェック
    5. 2.5 ループバックと PRBS
      1. 2.5.1 ループバック モード
      2. 2.5.2 MAC とのパケットの送受信
      3. 2.5.3 BIST を使用してパケットを送受信しています
  6. 3動作モードの説明
    1. 3.1 ブリッジ モード
    2. 3.2 ファイバ構成
      1. 3.2.1 ファイバ レジスタ
      2. 3.2.2 メディア コンバータの LED 動作
  7. 4ツールおよびリファレンス
    1. 4.1 拡張レジスタ アクセス
      1. 4.1.1 読み出し (ポスト インクリメントなし) 動作
      2. 4.1.2 書き込み(ポスト インクリメントなし)動作
    2. 4.2 Linux でのソフトウェアおよびドライバ デバッグ
      1. 4.2.1 共通端子出力
  8. 5まとめ
  9. 6参考資料
  10. 7改訂履歴

DP83869 アプリケーションの概要

DP83869HM デバイスは、10BASE-Te、100BASE-TX、1000BASE-Tのイーサネット プロトコルをサポートする、堅牢で完全な機能を備えた、PMD サブレイヤ内蔵型のギガビット物理レイヤ (PHY) トランシーバです。DP83869 では、1000BASE-X および 100BASE-FX のファイバー プロトコルもサポートしています。

DP83869HM 標準的なイーサネット システムのブロック図図 1-1 標準的なイーサネット システムのブロック図
DP83869HM メディア コンバータのシステム ブロック図図 1-2 メディア コンバータのシステム ブロック図