JAJAA81A December   2023  – August 2025 DP83869HM

 

  1.   1
  2.   概要
  3.   商標
  4. 1DP83869 アプリケーションの概要
  5. 2アプリケーションのトラブルシューティング
    1. 2.1 回路図とレイアウトのチェックアウト
    2. 2.2 デバイスの正常性チェック
      1. 2.2.1 電圧チェック
      2. 2.2.2 RESET_N 信号をプローブします
      3. 2.2.3 RBIAS をプローブします
      4. 2.2.4 XI クロックをプローブします
      5. 2.2.5 初期化中にストラップ ピンをプローブします
        1. 2.2.5.1 正しい動作モードの構成
      6. 2.2.6 シリアル管理インターフェイス信号のプローブ (MDC、MDIO)
        1. 2.2.6.1 レジスタ値の読み出しと確認
    3. 2.3 MDI ヘルス チェック
      1. 2.3.1 磁気
      2. 2.3.2 MDI 信号をプローブします
      3. 2.3.3 リンク品質の確認
        1. 2.3.3.1 ショート ケーブル リンク マージンの改善
        2. 2.3.3.2 チャネル間リンク マージンの改善
      4. 2.3.4 コンプライアンス
    4. 2.4 MII ヘルス チェック
      1. 2.4.1 MII チェック
      2. 2.4.2 RGMII チェック
      3. 2.4.3 SGMII チェック
    5. 2.5 ループバックと PRBS
      1. 2.5.1 ループバック モード
      2. 2.5.2 MAC とのパケットの送受信
      3. 2.5.3 BIST を使用してパケットを送受信しています
  6. 3動作モードの説明
    1. 3.1 ブリッジ モード
    2. 3.2 ファイバ構成
      1. 3.2.1 ファイバ レジスタ
      2. 3.2.2 メディア コンバータの LED 動作
  7. 4ツールおよびリファレンス
    1. 4.1 拡張レジスタ アクセス
      1. 4.1.1 読み出し (ポスト インクリメントなし) 動作
      2. 4.1.2 書き込み（ポスト インクリメントなし）動作
    2. 4.2 Linux でのソフトウェアおよびドライバ デバッグ
      1. 4.2.1 共通端子出力
  8. 5まとめ
  9. 6参考資料
  10. 7改訂履歴

2.2.5 初期化中にストラップ ピンをプローブします

DP83869 にはデバイスをあらかじめ設定されたモードに構成するためのストラップ ピンがあります。これらのストラップ ピンの電圧によって、DP83869 が動作できるモードが決まります。

初期化時に、外部ストラップ ネットワークと内部抵抗により、PHY がサンプリングする分圧器が形成されます。ライン上の他のコンポーネントが、このネットワークで設定される DC バイアスに影響を与えてはなりません。

DP83869HM DP83869 のストラップ回路図 2-4 DP83869 のストラップ回路

DP83869HM DP83869 LED ストラップ回路図 2-5 DP83869 LED ストラップ回路
場合によっては、ボード上の他のデバイス (MAC など) がこれらのピンを予期せずプルまたは駆動することがあります。ストラップ値はレジスタ 0x006E (STRAP_STS) から読み出すことができます。問題にパワー サイクルの依存性が存在する場合、ストラップが限界的である可能性があり、このレジスタに対してサイクルごとに観測して、PHY が意図しない状態にストラップされているかどうかを判定できます。

測定は、電源オン時および電源オン後に、RESET_N 信号がアサートされているときに行うことができます。

注:

レジスタ 0x6E は拡張レジスタであり、直接アクセスすることはできません。セクション 4.1 を参照してください。