JAJS245H August   2007  – July 2025 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 EEPROM 仕様
    7. 5.7 タイミング要件：CLK_IN
    8. 5.8 タイミング要件：SDA/SCL
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ターミナル設定を制御します
      2. 7.3.2 デフォルトのデバイス設定
      3. 7.3.3 SDA/SCL シリアル インターフェイス
      4. 7.3.4 データ プロトコル
    4. 7.4 デバイスの機能モード
      1. 7.4.1 SDA/SCL ハードウェア インターフェイス
    5. 7.5 プログラミング
  9. 8 レジスタマップ
    1. 8.1 SDA/SCL 構成レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 スペクトラム拡散クロック供給 (SSC)
        2. 9.2.2.2 PLL 周波数プランニング
        3. 9.2.2.3 水晶発振器の起動
        4. 9.2.2.4 水晶発振器プルによる周波数調整
        5. 9.2.2.5 未使用入出力
        6. 9.2.2.6 XO モードと VCXO モード間の切り替え
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 開発サポート
    2. 10.2 関連資料
    3. 10.3 関連リンク
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.1 SDA/SCL 構成レジスタ

クロック入力、制御ピン、PLL、および出力段はユーザーが構成可能です。以下の表と説明に、CDCEx949 のプログラマブル機能を示します。すべての設定は、SDA/SCL バスを使用してデバイスに手動で書き込むことも、TI Pro Clock ソフトウェアを使用して簡単にプログラムすることもできます。TI Pro Clock ソフトウェアを使用すると、ユーザーはすべての設定を迅速に行い、最小のジッタで、最適な性能を実現する目的で値を自動的に計算することができます。

表 8-1 SDA/SCL レジスタ
アドレスオフセット レジスタの説明 表
00h 汎用構成レジスタ 表 8-3
10h PLL1 構成レジスタ 表 8-4
20h PLL2 構成レジスタ 表 8-5
30h PLL3 構成レジスタ 表 8-6
40h PLL4 構成レジスタ 表 8-7

以下のページの構成レジスタの表で説明されている灰色でハイライトされたビットは、制御ピンレジスタに属します。ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。その後、外部制御ピン S0、S1、S2 を使用してこれらの設定を選択できます (ターミナル設定を制御します を参照)。

表 8-2 構成レジスタ、外部制御ピン
外部制御ピン Y1 PLL1 の設定 PLL2 の設定 PLL3 の設定 PLL4 の設定
出力選択 周波数選択 SSC 選択 出力選択 周波数選択 SSC 選択 出力選択 周波数選択 SSC 選択 出力選択 周波数選択 SSC 選択 出力選択
S2 S1 S0 Y1 FS1 SSC1 Y2Y3 FS2 SSC2 Y4Y5 FS3 SSC3 Y6Y7 FS4 SSC4 Y8Y9
0 0 0 Y1_0 FS1_0 SSC1_0 Y2Y3_0 FS2_0 SSC2_0 Y4Y5_0 FS3_0 SSC3_0 Y6Y7_0 FS4_0 SSC4_0 Y8Y9_0
0 0 1 Y1_1 FS1_1 SSC1_1 Y2Y3_1 FS2_1 SSC2_1 Y4Y5_1 FS3_1 SSC3_1 Y6Y7_1 FS4_1 SSC4_1 Y8Y9_1
0 1 0 Y1_2 FS1_2 SSC1_2 Y2Y3_2 FS2_2 SSC2_2 Y4Y5_2 FS3_2 SSC3_2 Y6Y7_2 FS4_2 SSC4_2 Y8Y9_2
0 1 1 Y1_3 FS1_3 SSC1_3 Y2Y3_3 FS2_3 SSC2_3 Y4Y5_3 FS3_3 SSC3_3 Y6Y7_3 FS4_3 SSC4_3 Y8Y9_3
1 0 0 Y1_4 FS1_4 SSC1_4 Y2Y3_4 FS2_4 SSC2_4 Y4Y5_4 FS3_4 SSC3_4 Y6Y7_4 FS4_4 SSC4_4 Y8Y9_4
1 0 1 Y1_5 FS1_5 SSC1_5 Y2Y3_5 FS2_5 SSC2_5 Y4Y5_5 FS3_5 SSC3_5 Y6Y7_5 FS4_5 SSC4_5 Y8Y9_5
1 1 0 Y1_6 FS1_6 SSC1_6 Y2Y3_6 FS2_6 SSC2_6 Y4Y5_6 FS3_6 SSC3_6 Y6Y7_6 FS4_6 SSC4_6 Y8Y9_6
1 1 1 Y1_7 FS1_7 SSC1_7 Y2Y3_7 FS2_7 SSC2_7 Y4Y5_7 FS3_7 SSC3_7 Y6Y7_7 FS4_7 SSC4_7 Y8Y9_7
アドレスオフセット(1) 04h 13h 10h-12h 15h 23h 20h-22h 25h 33h 30h-32h 35h 43h 40h-42h 45h
(1) アドレスオフセットとは、以降のページの構成レジスタのバイトアドレスを指します。
表 8-3 汎用構成レジスタ
オフセット(1) ビット(2) 略称 デフォルト(3) 説明
00h 7 E_EL xb デバイス識別 (読み出し専用)：「1」は CDCE949 (3.3V)、「0」は CDCEL949 (1.8V)
6:4 RID Xb リビジョンの識別番号 (読み出し専用)
3:0 VID 1h ベンダー識別番号 (読み出し専用)
01h 7 - 0b 予約済み - 常に 0 を書き込みます
6 EEPIP 0b EEPROM プログラミング ステータス(4)：(読み出し専用) 0 – EEPROM のプログラミングが完了
1 – EEPROM はプログラミングモードです
5 EELOCK 0b EEPROM データを永続的にロック(5)： 0 - EEPROM はロックされていません
1 - EEPROM は永続的にロックされます
4 PWDN 0b デバイスの電源オフ (S0/S1/S2 設定を上書き、構成レジスタ設定は変更されません)
注：EEPROM で PWDN を 1 に設定することはできません。
0 – デバイス アクティブ (すべての PLL およびすべての出力がイネーブル)
1 – デバイスのパワーダウン (すべての PLL はパワーダウン状態、すべての出力は 3-State)
3:2 INCLK 00b 入力クロックの選択： 00 – X-tal
01 – VCXO		 10 – LVCMOS
11 – 予約済み
1:0 TARGET_ADR 00b ターゲット レシーバのアドレスのプログラム可能なアドレス ビット A0 および A1
02h 7 M1 1b 出力 Y1 のクロック ソースの選択： 0 – 入力クロック
1 – PLL1 クロック
6 SPICON 0b ピン 22/23 の動作モード選択(6)
0 – シリアルプログラミングインターフェイス SDA (ピン 23) および SCL (ピン 22)
1 – 制御ピン S1 (ピン 23) および S2 (ピン 22)
5:4 Y1_ST1 11b Y1 - ステート 0/1 の定義 (Y1_ST1 および Y1_ST0 に適用)
3:2 Y1_ST0 01b 00 – デバイスのパワーダウン (すべての PLL がパワーダウンし、すべての出力が 3-state)
01 – Y1 はディスエーブルから 3-state
10 – Y1 はディスエーブルから low
11 – Y1 はイネーブル (通常動作)
1:0 Pdiv1 [9:8] 001h 10 ビット Y1 出力分周器 Pdiv1： 0 - 分周器のリセットおよびスタンバイ、
1 ～ 1023 の分周器の値
03h 7:0 Pdiv1 [7:0]
04h 7 Y1_7 0b Y1_x 状態の選択(7)
6 Y1_6 0b 0 – State0 (Y1-State0 の定義 [Y1_ST0] で事前定義済み)
1 – State1 (Y1-State1 の定義 [Y1_ST1] で定義済み)
5 Y1_5 0b
4 Y1_4 0b
3 Y1_3 0b
2 Y1_2 0b
1 Y1_1 1b
0 Y1_0 0b
05h 7:3 XCSEL 0Ah 水晶振動子の負荷コンデンサの選択(8)： 00h → 0pF
01h → 1pF
02h → 2pF
14h-to-1Fh → 20pF
CDCE949 CDCEL949
2:0 — 0b 予約済み。0 以外は書かないでください。
06h 7:1 BCOUNT 50h 7 ビットのバイト カウント (次のブロック読み取り転送でこのデバイスから送信されるバイト数を定義します。読み出しサイクルを正しく完了するには、すべてのバイトを読み出す必要があります。)
0 EEWRITE 0b EEPROM 書き込みサイクルの開始(4)(9)
0 – EEPROM 書き込みサイクルなし
1 – EEPROM 書き込みサイクルを開始 (内部構成レジスタを EEPROM に保存)
07h-0Fh — — 0h 予約済み。0 以外は書かないでください
(1) 50h を超えるデータを書き込むと、デバイスの機能に悪影響を及ぼす可能性があります。
(2) すべてのデータは、MSB ファーストで転送されます。
(3) カスタム設定が使用されていない場合。
(4) EEPROM プログラミング中、プログラミング シーケンスが完了するまで、SDA/SCL バスを使用してデバイスにデータを送信することはできません。ただし、データは、プログラミング シーケンス (バイト読み取りまたはブロック読み取り) 中に読み取ることができます。
(5) このビットが EEPROM の high にセットされている場合、EEPROM の実際のデータは永続的にロックされ、それ以上プログラムすることはできません。ただし、データは SDA/SC Lバスを使用して内部レジスタに書き込むことで、デバイスの機能をその場で変更できます。ただし、新しいデータを EEPROM に保存することはできません。EELOCK は、EEPROM に書き込まれた場合にのみ有効です
(6) 制御ピンの選択は、EEPROM に書き込まれた場合にのみ有効です。EEPROM に書き込まれると、シリアル プログラミング ピンは使用できなくなります。ただし、VDDOUT が強制的に GND に設定されると、2 つの制御ピン S1 と S2 が一時的にシリアルプログラミングピン (SDA/SCL) として動作し、2 つのターゲットレシーバアドレスビットは A0 = 0 および A1 = 0 にリセットされます。
(7) これらは制御ピンレジスタのビットです。ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。その後、外部制御ピン S0、S1、S2 を使用してこれらの設定を選択できます。
(8) 最高のクロック性能を実現するには、内部負荷コンデンサ (C1、C2) を使用する必要があります。数 pF で CL の微調整を行う場合にのみ、外付けコンデンサを使用する必要があります。CL の値は、分解能 1pF で、水晶振動子の総負荷範囲は 0pF ～ 20pF です。CL が 20pF より大きい場合は、追加の外付けコンデンサを使用します。また、デバイスの入力容量を考慮する必要があります。これにより、選択した CL に 1.5pF (6pF、2pF) が追加されます。VCXO の構成と水晶振動子に関する推奨事項の詳細については、『CDCE (L) 9xx ファミリの VCXOアプリケーションガイドライン』 (SCAA085) を参照してください。
(9) 注：すべての内部レジスタの内容が EEPROM に書き込まれるようにするには、EEPROM WRITE ビットを最後に送信する必要があります。EEWRITE サイクルは、EEWRITE ビットの立ち上がりエッジで開始されます。静的レベルの high では、EEPROM の書き込みサイクルはトリガされません。プログラミングの完了後に EEWRITE ビットを low にリセットする必要があります。プログラミング ステータスは、EEPIP を読み出して監視できます。EELOCK が high に設定されている場合、EEPROM のプログラミングはできません。
表 8-4 PLL1 構成レジスタ
オフセット(1) ビット(2) 略称 デフォルト(3) 説明
10h 7:5 SSC1_7 [2:0] 000b SSC1：PLL1 SSC の選択 (変調量)(4)
4:2 SSC1_6 [2:0] 000b ダウン
000 (オフ)
001 – 0.25%
010 – 0.5%
011 – 0.75%
100 – 1.0%
101 – 1.25%
110 – 1.5%
111 – 2.0%		 センター
000 (オフ)
001 ± 0.25%
010 ± 0.5%
011 ± 0.75%
100 ± 1.0%
101 ± 1.25%
110 ± 1.5%
111 ± 2.0%
1:0 SSC1_5 [2:1] 000b
11h 7 SSC1_5 [0]
6:4 SSC1_4 [2:0] 000b
3:1 SSC1_3 [2:0] 000b
0 SSC1_2 [2] 000b
12h 7:6 SSC1_2 [1:0]
5:3 SSC1_1 [2:0] 000b
2:0 SSC1_0 [2:0] 000b
13h 7 FS1_7 0b FS1_x：PLL1 周波数選択(4)
6 FS1_6 0b 0 – fVCO1_0 (PLL1_0 – 乗算器/分周器の値によって事前定義)
1 – fVCO1_1 (PLL1_1 – 乗算器/分周器の値によって事前定義)
5 FS1_5 0b
4 FS1_4 0b
3 FS1_3 0b
2 FS1_2 0b
1 FS1_1 0b
0 FS1_0 0b
14h 7 MUX1 1b PLL1 マルチプレクサ： 0 – PLL1
1 – PLL1 バイパス (PLL1 はパワーダウン中)
6 M2 1b 出力 Y2 マルチプレクサ： 0 – Pdiv1
1 – Pdiv2
5:4 M3 10b 出力 Y3 マルチプレクサ： 00 – Pdiv1-分周器
01 – Pdiv2-分周器
10 – Pdiv3-分周器
11 – 予約済み
3:2 Y2Y3_ST1 11b Y2、Y3-ステート 0/1 定義： 00 – Y2/Y3 ディスエーブルから 3-State (PLL1 はパワーダウン中)
01 – Y2/Y3 ディスエーブルから 3-State (PLL1 オン)
10 – Y2/Y3 ディスエーブルから low (PLL1 オン)
11 – Y2/Y3 イネーブル (通常動作、PLL1 オン)
1:0 Y2Y3_ST0 01b
15h 7 Y2Y3_7 0b Y2Y3_x の出力状態の選択(4)
6 Y2Y3_6 0b 0 – state0 (Y2Y3_ST0 で定義
) 1 – state1 (Y2Y3_ST1 で定義)
5 Y2Y3_5 0b
4 Y2Y3_4 0b
3 Y2Y3_3 0b
2 Y2Y3_2 0b
1 Y2Y3_1 1b
0 Y2Y3_0 0b
16h 7 SSC1DC 0b PLL1 SSC ダウン/センターの選択： 0 – ダウン
1 – センター
6:0 Pdiv2 01h 7 ビット Y2 出力分周器 Pdiv2： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
17h 7 — 0b 予約済み。0 以外は書かないでください
6:0 Pdiv3 01h 7 ビット Y3 出力分周器 Pdiv3： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
18h 7:0 PLL1_0N [11:4 004h PLL1_0(5)：周波数 fVCO1_0
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
19h 7:4 PLL1_0N [3:0]
3:0 PLL1_0R [8:5] 000h
1Ah 7:3 PLL1_0R[4:0]
2:0 PLL1_0Q [5:3] 10h
1Bh 7:5 PLL1_0Q [2:0]
4:2 PLL1_0P [2:0] 010b
1:0 VCO1_0_RANGE 00b fVCO1_0 範囲の選択： 00 – fVCO1_0 < 125MHz
01 – 125MHz ≤ fVCO1_0 < 150MHz
10 – 150MHz ≤ fVCO1_0 < 175MHz
11 – fVCO1_0 ≥ 175MHz
1Ch 7:0 PLL1_1N [11:4] 004h PLL1_1(5)：周波数 fVCO1_1
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
1Dh 7:4 PLL1_1N [3:0]
3:0 PLL1_1R [8:5] 000h
1Eh 7:3 PLL1_1R[4:0]
2:0 PLL1_1Q [5:3] 10h
1Fh 7:5 PLL1_1Q [2:0]
4:2 PLL1_1P [2:0] 010b
1:0 VCO1_1_RANGE 00b fVCO1_1 範囲の選択： 00 – fVCO1_1 < 125MHz
01 – 125MHz ≤ fVCO1_1 < 150MHz
10 – 150MHz ≤ fVCO1_1 < 175MHz
11 – fVCO1_1 ≥ 175MHz
(1) 50h を超えるデータを書き込むと、デバイスの機能に悪影響を及ぼす可能性があります。
(2) すべてのデータは、MSB ファーストで転送されます。
(3) カスタム設定を使用しない限り
(4) ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。通常のデバイス動作では、外部制御ピン S0、S1、S2 によりこれらの設定を選択できます。
(5) PLL 設定の制限値：16 ≤ q ≤ 63、0 ≤ p ≤7、0 ≤ r ≤ 511、0 < N < 4096
表 8-5 PLL2 構成レジスタ
オフセット(1) ビット(2) 略称 デフォルト(3) 説明
20h 7:5 SSC2_7 [2:0] 000b SSC2：PLL2 SSC の選択 (変調量)(4)
4:2 SSC2_6 [2:0] 000b ダウン
000 (オフ)
001 – 0.25%
010 – 0.5%
011 – 0.75%
100 – 1.0%
101 – 1.25%
110 – 1.5%
111 – 2.0%		 センター
000 (オフ)
001 ± 0.25%
010 ± 0.5%
011 ± 0.75%
100 ± 1.0%
101 ± 1.25%
110 ± 1.5%
111 ± 2.0%
1:0 SSC2_5 [2:1] 000b
21h 7 SSC2_5 [0]
6:4 SSC2_4 [2:0] 000b
3:1 SSC2_3 [2:0] 000b
0 SSC2_2 [2] 000b
22h 7:6 SSC2_2 [1:0]
5:3 SSC2_1 [2:0] 000b
2:0 SSC2_0 [2:0] 000b
23h 7 FS2_7 0b FS2_x：PLL2 周波数選択(4)
6 FS2_6 0b 0 – fVCO2_0 (PLL2_0 – 乗算器/分周器の値によって事前定義)
1 – fVCO2_1 (PLL2_1 – 乗算器/分周器の値によって事前定義)
5 FS2_5 0b
4 FS2_4 0b
3 FS2_3 0b
2 FS2_2 0b
1 FS2_1 0b
0 FS2_0 0b
24h 7 MUX2 1b PLL2 マルチプレクサ： 0 – PLL2
1 – PLL2 バイパス (PLL2 はパワーダウン中)
6 M4 1b 出力 Y4 マルチプレクサ： 0 – Pdiv2
1 – Pdiv4
5:4 M5 10b 出力 Y5 マルチプレクサ： 00 – Pdiv2-分周器
01 – Pdiv4-分周器
10 – Pdiv5-分周器
11 – 予約済み
3:2 Y4Y5_ST1 11b Y4、Y5-ステート 0/1 定義： 00 – Y4/Y5 ディスエーブルから 3-State (PLL2 はパワーダウン中)
01 – Y4/Y5 ディスエーブルから 3-State (PLL2 オン)
10 – Y4/Y5 ディスエーブルから low (PLL2 オン)
11 – Y4/Y5 イネーブル (通常動作、PLL2 オン)
1:0 Y4Y5_ST0 01b
25h 7 Y4Y5_7 0b Y4Y5_x の出力状態の選択(4)
6 Y4Y5_6 0b 0 – state0 (Y4Y5_ST0 で定義
) 1 – state1 (Y4Y5_ST1 で定義)
5 Y4Y5_5 0b
4 Y4Y5_4 0b
3 Y4Y5_3 0b
2 Y4Y5_2 0b
1 Y4Y5_1 1b
0 Y4Y5_0 0b
26h 7 SSC2DC 0b PLL2 SSC ダウン/センターの選択： 0 – ダウン
1 – センター
6:0 Pdiv4 01h 7 ビット Y4 出力分周器 Pdiv4： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
27h 7 — 0b 予約済み。0 以外は書かないでください
6:0 Pdiv5 01h 7 ビット Y5 出力分周器 Pdiv5： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
28h 7:0 PLL2_0N [11:4 004h PLL2_0(5)：周波数 fVCO2_0
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
29h 7:4 PLL2_0N [3:0]
3:0 PLL2_0R [8:5] 000h
2Ah 7:3 PLL2_0R[4:0]
2:0 PLL2_0Q [5:3] 10h
2Bh 7:5 PLL2_0Q [2:0]
4:2 PLL2_0P [2:0] 010b
1:0 VCO2_0_RANGE 00b fVCO2_0 範囲の選択： 00 – fVCO2_0 < 125MHz
01 – 125MHz ≤ fVCO2_0 < 150MHz
10 – 150MHz ≤ fVCO2_0 < 175MHz
11 – fVCO2_0 ≥ 175MHz
2Ch 7:0 PLL2_1N [11:4] 004h PLL2_1(5)：周波数 fVCO1_1
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
2Dh 7:4 PLL2_1N [3:0]
3:0 PLL2_1R [8:5] 000h
2Eh 7:3 PLL2_1R[4:0]
2:0 PLL2_1Q [5:3] 10h
2Fh 7:5 PLL2_1Q [2:0]
4:2 PLL2_1P [2:0] 010b
1:0 VCO2_1_RANGE 00b fVCO2_1 範囲の選択： 00 – fVCO2_1 < 125MHz
01 – 125MHz ≤ fVCO2_1 < 150MHz
10 – 150MHz ≤ fVCO2_1 < 175MHz
11 – fVCO2_1 ≥ 175MHz
(1) 50h を超えるデータを書き込むと、デバイスの機能に悪影響を及ぼす可能性があります。
(2) すべてのデータは、MSB ファーストで転送されます。
(3) カスタム設定を使用しない限り
(4) ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。通常のデバイス動作では、外部制御ピン S0、S1、S2 によりこれらの設定を選択できます。
(5) PLL 設定の制限値：16 ≤ q ≤ 63、0 ≤ p ≤7、0 ≤ r ≤ 511、0 < N < 4096
表 8-6 PLL3 構成レジスタ
オフセット(1) ビット(2) 略称 デフォルト(3) 説明
30h 7:5 SSC3_7 [2:0] 000b SSC3：PLL3 SSC の選択 (変調量)(4)
4:2 SSC3_6 [2:0] 000b ダウン
000 (オフ)
001 – 0.25%
010 – 0.5%
011 – 0.75%
100 – 1.0%
101 – 1.25%
110 – 1.5%
111 – 2.0%		 センター
000 (オフ)
001 ± 0.25%
010 ± 0.5%
011 ± 0.75%
100 ± 1.0%
101 ± 1.25%
110 ± 1.5%
111 ± 2.0%
1:0 SSC3_5 [2:1] 000b
31h 7 SSC3_5 [0]
6:4 SSC3_4 [2:0] 000b
3:1 SSC3_3 [2:0] 000b
0 SSC3_2 [2] 000b
32h 7:6 SSC3_2 [1:0]
5:3 SSC3_1 [2:0] 000b
2:0 SSC3_0 [2:0] 000b
33h 7 FS3_7 0b FS3_x：PLL3 周波数選択(4)
6 FS3_6 0b 0 – fVCO3_0 (PLL3_0 – 乗算器/分周器の値によって事前定義)
1 – fVCO3_1 (PLL3_1 – 乗算器/分周器の値によって事前定義)
5 FS3_5 0b
4 FS3_4 0b
3 FS3_3 0b
2 FS3_2 0b
1 FS3_1 0b
0 FS3_0 0b
34h 7 MUX3 1b PLL3 マルチプレクサ： 0 – PLL3
1 – PLL3 バイパス (PLL3 はパワーダウン中)
6 M6 1b 出力 Y6 マルチプレクサ： 0 – Pdiv4
1 – Pdiv6
5:4 M7 10b 出力 Y7 マルチプレクサ： 00 – Pdiv4-分周器
01 – Pdiv6-分周器
10 – Pdiv7-分周器
11 – 予約済み
3:2 Y6Y7_ST1 11b Y6、Y7-ステート 0/1 定義： 00 – Y6/Y7 ディスエーブルから 3-State (PLL3 はパワーダウン中)
01 – Y6/Y7 ディスエーブルから 3-State (PLL3 オン)
10 – Y6/Y7 ディスエーブルから low (PLL3 オン)
11 – Y6/Y7 イネーブル (通常動作、PLL3 オン)
1:0 Y6Y7_ST0 01b
35h 7 Y6Y7_7 0b Y6Y7_x の出力状態の選択(4)
6 Y6Y7_6 0b 0 – state0 (Y6Y7_ST0 で定義
) 1 – state1 (Y6Y7_ST1 で定義)
5 Y6Y7_5 0b
4 Y6Y7_4 0b
3 Y6Y7_3 0b
2 Y6Y7_2 0b
1 Y6Y7_1 1b
0 Y6Y7_0 0b
36h 7 SSC3DC 0b PLL3 SSC ダウン/センターの選択： 0 – ダウン
1 – センター
6:0 Pdiv6 01h 7 ビット Y6 出力分周器 Pdiv6： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
37h 7 — 0b 予約済み。0 以外は書かないでください
6:0 Pdiv7 01h 7 ビット Y7 出力分周器 Pdiv7： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
38h 7:0 PLL3_0N [11:4 004h PLL3_0(5)：周波数 fVCO3_0
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
39h 7:4 PLL3_0N [3:0]
3:0 PLL3_0R [8:5] 000h
3Ah 7:3 PLL3_0R[4:0]
2:0 PLL3_0Q [5:3] 10h
3Bh 7:5 PLL3_0Q [2:0]
4:2 PLL3_0P [2:0] 010b
1:0 VCO3_0_RANGE 00b fVCO3_0 範囲の選択： 00 – fVCO3_0 < 125MHz
01 – 125MHz ≤ fVCO3_0 < 150MHz
10 – 150MHz ≤ fVCO3_0 < 175MHz
11 – fVCO3_0 ≥ 175MHz
3Ch 7:0 PLL3_1N [11:4] 004h PLL3_1(5)：周波数 fVCO3_1
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
3Dh 7:4 PLL3_1N [3:0]
3:0 PLL3_1R [8:5] 000h
3Eh 7:3 PLL3_1R[4:0]
2:0 PLL3_1Q [5:3] 10h
3Fh 7:5 PLL3_1Q [2:0]
4:2 PLL3_1P [2:0] 010b
1:0 VCO3_1_RANGE 00b fVCO3_1 範囲の選択： 00 – fVCO3_1 < 125MHz
01 – 125MHz ≤ fVCO3_1 < 150MHz
10 – 150MHz ≤ fVCO3_1 < 175MHz
11 – fVCO3_1 ≥ 175MHz
(1) 50h を超えるデータを書き込むと、デバイスの機能に悪影響を及ぼす可能性があります。
(2) すべてのデータは、MSB ファーストで転送されます。
(3) カスタム設定を使用しない限り
(4) ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。通常のデバイス動作では、外部制御ピン S0、S1、S2 によりこれらの設定を選択できます。
(5) PLL 設定の制限値：16 ≤ q ≤ 63、0 ≤ p ≤7、0 ≤ r ≤ 511、0 < N < 4096
表 8-7 PLL4 構成レジスタ
オフセット(1) ビット(2) 略称 デフォルト(3) 説明
40h 7:5 SSC4_7 [2:0] 000b SSC4：PLL4 SSC の選択 (変調量)(4)
4:2 SSC4_6 [2:0] 000b ダウン
000 (オフ)
001 – 0.25%
010 – 0.5%
011 – 0.75%
100 – 1.0%
101 – 1.25%
110 – 1.5%
111 – 2.0%		 センター
000 (オフ)
001 ± 0.25%
010 ± 0.5%
011 ± 0.75%
100 ± 1.0%
101 ± 1.25%
110 ± 1.5%
111 ± 2.0%
1:0 SSC4_5 [2:1] 000b
41h 7 SSC4_5 [0]
6:4 SSC4_4 [2:0] 000b
3:1 SSC4_3 [2:0] 000b
0 SSC4_2 [2] 000b
42h 7:6 SSC4_2 [1:0]
5:3 SSC4_1 [2:0] 000b
2:0 SSC4_0 [2:0] 000b
43h 7 FS4_7 0b FS4_x：PLL4 周波数選択(4)sl
6 FS4_6 0b 0 – fVCO4_0 (PLL4_0 – 乗算器/分周器の値によって事前定義)
1 – fVCO4_1 (PLL4_1 – 乗算器/分周器の値によって事前定義)
5 FS4_5 0b
4 FS4_4 0b
3 FS4_3 0b
2 FS4_2 0b
1 FS4_1 0b
0 FS4_0 0b
44h 7 MUX4 1b PLL4 マルチプレクサ： 0 – PLL4
1 – PLL4 バイパス (PLL4 はパワーダウン中)
6 M8 1b 出力 Y8 マルチプレクサ： 0 – Pdiv6
1 – Pdiv8
5:4 M9 10b 出力 Y9 マルチプレクサ： 00 – Pdiv6-分周器
01 – Pdiv8-分周器
10 – Pdiv9-分周器
11 – 予約済み
3:2 Y8Y9_ST1 11b Y8、Y9-ステート 0/1 定義： 00 – Y8/Y9 ディスエーブルから 3-State (PLL4 はパワーダウン中)
01 – Y8/Y9 ディスエーブルから 3-State (PLL4 オン)
10 – Y8/Y9 ディスエーブルから low (PLL4 オン)
11 – Y8/Y9 イネーブル (通常動作、PLL4 オン)
1:0 Y8Y9_ST0 01b
45h 7 Y8Y9_7 0b Y8Y9_x の出力状態の選択(4)
6 Y8Y9_6 0b 0 – state0 (Y8Y9_ST0 で定義
) 1 – state1 (Y8Y9_ST1 で定義)
5 Y8Y9_5 0b
4 Y8Y9_4 0b
3 Y8Y9_3 0b
2 Y8Y9_2 0b
1 Y8Y9_1 1b
0 Y8Y9_0 0b
46h 7 SSC4DC 0b PLL4 SSC ダウン/センターの選択： 0 – ダウン
1 – センター
6:0 Pdiv8 01h 7 ビット Y8 出力分周器 Pdiv8： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
47h 7 — 0b 予約済み。0 以外は書かないでください
6:0 Pdiv9 01h 7 ビット Y9 出力分周器 Pdiv9： 0 – リセットおよびスタンバイ
1 ～ 127 – 分周器の値
48h 7:0 PLL4_0N [11:4 004h PLL4_0(5)：周波数 fVCO4_0
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
49h 7:4 PLL4_0N [3:0]
3:0 PLL4_0R [8:5] 000h
4Ah 7:3 PLL4_0R[4:0]
2:0 PLL4_0Q [5:3] 10h
4Bh 7:5 PLL4_0Q [2:0]
4:2 PLL4_0P [2:0] 010b
1:0 VCO4_0_RANGE 00b fVCO4_0 範囲の選択： 00 – fVCO4_0 < 125MHz
01 – 125MHz ≤ fVCO4_0 < 150MHz
10 – 150MHz ≤ fVCO4_0 < 175MHz
11 – fVCO4_0 ≥ 175MHz
4Ch 7:0 PLL4_1N [11:4] 004h PLL4_1(5)：周波数 fVCO4_1
の 30 ビット乗算器/分周器の値 (詳細については、PLL 周波数プランニングを参照)
4Dh 7:4 PLL4_1N [3:0]
3:0 PLL4_1R [8:5] 000h
4Eh 7:3 PLL4_1R[4:0]
2:0 PLL4_1Q [5:3] 10h
4Fh 7:5 PLL4_1Q [2:0]
4:2 PLL4_1P [2:0] 010b
1:0 VCO4_1_RANGE 00b fVCO4_1 範囲の選択： 00 – fVCO4_1 < 125MHz
01 – 125MHz ≤ fVCO4_1 < 150MHz
10 – 150MHz ≤ fVCO4_1 < 175MHz
11 – fVCO4_1 ≥ 175MHz
(1) 50h を超えるデータを書き込むと、デバイスの機能に悪影響を及ぼす可能性があります。
(2) すべてのデータは、MSB ファーストで転送されます。
(3) カスタム設定を使用しない限り
(4) ユーザーは、最大 8 つの異なるコントロール設定を事前定義できます。通常のデバイス動作では、外部制御ピン S0、S1、S2 によりこれらの設定を選択できます。
(5) PLL 設定の制限値：16 ≤ q ≤ 63、0 ≤ p ≤7、0 ≤ r ≤ 511、0 < N < 4096