JAJSDR0B July   2017  – June 2025 TPS7A39

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スタートアップ特性
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電圧レギュレーション
        1. 6.3.1.1 DC レギュレーション
        2. 6.3.1.2 AC および過渡応答
      2. 6.3.2 ユーザ設定可能なバッファ付きリファレンス
      3. 6.3.3 アクティブ放電
      4. 6.3.4 システムの起動制御
        1. 6.3.4.1 スタートアップ トラッキング
        2. 6.3.4.2 シーケンシング
          1. 6.3.4.2.1 イネーブル (EN)
          2. 6.3.4.2.2 低電圧誤動作防止 (UVLO) 制御
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト動作
      3. 6.4.3 ディセーブル
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1  可変デバイスの出力電圧の設定
      2. 7.1.2  コンデンサに関する推奨事項
      3. 7.1.3  入力および出力コンデンサ (CINx および COUTx)
      4. 7.1.4  フィードフォワード コンデンサ (CFFx)
      5. 7.1.5  ノイズ低減およびソフトスタート コンデンサ (CNR/SS)
      6. 7.1.6  バッファ付き基準電圧
      7. 7.1.7  内部リファレンスのオーバーライド
      8. 7.1.8  スタートアップ
        1. 7.1.8.1 ソフト スタート制御 (NR/SS)
          1. 7.1.8.1.1 突入電流
        2. 7.1.8.2 低電圧誤動作防止 (UVLOx) 制御
      9. 7.1.9  AC および過渡性能
        1. 7.1.9.1 電源電圧変動除去比 (PSRR)
        2. 7.1.9.2 チャネル間出力分離/クロストーク
        3. 7.1.9.3 出力電圧ノイズ
        4. 7.1.9.4 ノイズと PSRR の最適化
        5. 7.1.9.5 負荷過渡応答
      10. 7.1.10 DC 性能
        1. 7.1.10.1 出力電圧精度 (VOUTx)
        2. 7.1.10.2 ドロップアウト電圧 (VDO)
      11. 7.1.11 逆電流
      12. 7.1.12 消費電力 (PD)
        1. 7.1.12.1 推定接合部温度
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計 1：シングルエンドから差動への絶縁型電源
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 スイッチャの選択
          2. 7.2.1.2.2 センタータップ トランス付きフルブリッジ整流器
          3. 7.2.1.2.3 ソリューションの総合的な効率
          4. 7.2.1.2.4 帰還抵抗の選択
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 設計 2：SAR ADCの全範囲の取得
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 設計の詳細説明
          1. 7.2.2.3.1 0.2V のレギュレーション
          2. 7.2.2.3.2 帰還抵抗の選択
        4. 7.2.2.4 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 PSRR およびノイズ性能向上のための推奨基板レイアウト
        2. 7.4.1.2 パッケージの取り付け
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 評価基板
        2. 8.1.1.2 SPICE モデル
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.5 電気的特性

TJ = –40°C ～ +125°C、VINP(nom) = VOUTP(nom) + 1V or VIN(nom) = 3.3V (いずれか大きい方)、VINN(nom) = VOUTN(nom) – 1V または VINN(nom) = –3.3V (いずれか小さい方)、VEN = VINP、IOUT = 1mA、CINx = 2.2μF、COUTx = 10μF、CFFx = CNR/SS = オープン、R1N = R2N = 10kΩ、FBP は OUTP に接続 (特に記載がない限り)。標準値は TJ = 25°C での値です。
パラメータ テスト条件 最小値 標準値 最大値 単位
VINP 入力電圧範囲、正のチャネル 3.3 33 V
VINN 入力電圧範囲、負のチャネル -33 -3.3 V
VUVLOP(rising) 低電圧誤動作防止スレッショルド、
正のチャネル		 VINP 立ち上がり、VINN = -3.3V 1.4 3.1 V
VUVLOP(hys) 低電圧ロックアウト スレッショルド、正のチャネルヒステリシス VINP 立ち下がり、VINN = –3.3V 120 mV
VUVLON(falling) 低電圧誤動作防止スレッショルド、
負のチャネル		 VINN 立ち下がり、VINP = 3.3V -3.1 -1.4 V
VUVLON(hys) 低電圧誤動作防止スレッショルド、負のチャネル、ヒステリシス VINN 立ち上がり、VINP = 3.3V 70 mV
VNR/SS 内部リファレンス電圧 1.172 1.19 1.208 V
VFBP 正の帰還電圧 1.170 1.188 1.206 V
VFBN 負のフィードバック電圧 -10 3.7 10 mV
VOUT 出力電圧範囲(2) 正のチャネル VFBP 30 V
負のチャネル -30 VFBN(1)
VOUTP精度 VINP(nom) ≤ VINP ≤ 33V、1mA ≤ IOUTP ≤ 150mA、
1.2V ≤ VOUTP(nom) ≤ 30V		 -1.5 1.5 %VOUT
VOUTN 精度(3) –33V ≤ VINN ≤ VINN(nom)、–150mA ≤ IOUTN ≤ –1mA、–30V ≤ VOUTN(nom) ≤ –1.2V -3 3 %VOUT
負の VOUT チャネル精度 –33V ≤ VINN ≤ VINN(nom)、–150mA ≤ IOUTN ≤ 1mA、–1.2 V < VOUTN(nom) < 0V -36 36 mV
–33V ≤ VINN ≤ VINN(nom)、–150mA ≤ IOUTN ≤ 1mA、VOUTN(nom) = 0V -12 12
ΔVOUT(ΔVIN) / VOUT(NOM) ライン レギュレーション、正のチャネル  VINP(nom) ≤ VINP ≤ 33V 0.035 %VOUT
ライン レギュレーション、負のチャネル –33V ≤ VINN ≤ VOUT(nom) + 1V 0.125
ΔVOUT(ΔIOUT) / VOUT(NOM) ロード レギュレーション、正のチャネル 1mA ≤ IOUTP ≤ 150mA -0.09 %VOUT
ロード レギュレーション、負のチャネル –150mA ≤ IOUTN ≤ –1mA 0.715
VDO ドロップアウト電圧 正のチャネル IOUTP = 50mA、3.3V ≤ VINP(nom) ≤ 33.0V、
VFBP = 1.070V		 175 300 mV
IOUTP = 150mA、3.3V ≤ VINP(nom) ≤ 33.0V、
VFBP = 1.070V		 300 500
負のチャネル IOUTN = –50mA、–3.3V ≤ VINN(nom) ≤ –33.0V、
VFBN = 0.0695V		 -250 -145
IOUTN = –150mA、–3.3V ≤ VINN(nom) ≤ –33.0V、
VFBN = 0.0695V		 -400 -275
VBUF バッファ付き基準出力電圧 VNR/SS V
VBUF/IBUF バッファ付き基準ロード レギュレーション IBUF = 100µA ～ 1mA 1 mV/mA
VBUF – VNR/SS 出力バッファ付きオフセット電圧 VNR/SS = 0.25V ～ 1.2V -4 3 8 mV
VOUTP–VOUTN 強制 REF 電圧による DC 出力電圧の差 VNR/SS = 0.25V ～ 1.2V -10 10 %VNR/SS
ILIM 電流制限 正のチャネル VOUTP = 90% VOUTP(nom) 200 330 500 mA
負のチャネル VOUTN = 90% VOUTN(nom) -500 -300 -200
ISUPPLY 電源電流 正のチャネル IOUTP = 0mA、R2N = オープン、VINP = 33V 75 150 µA
IOUTP = 150mA、R2N = オープン、VINP = 33V 904
負のチャネル IOUTN = 0mA、VOUTN(nom)= 0V、R2N = オープン、VINN = –33V -150 -60
IOUTN = 150mA、R2N = オープン、VINN = –33V -1053
ISHDN シャットダウン時の電源電流 正のチャネル VEN = 0.4V、VINP = 33V 3.75 6.5 µA
負のチャネル VEN = 0.4V、VINN = –33V -4.5 -2.25
IFBx フィードバック ピン リーク電流 正のチャネル 5.5 100 nA
負のチャネル -100 -9.7
INR/SS ソフトスタートの充電電流 VNR/SS = 0.9V 3 5.1 6.7 µA
IEN イネーブル ピンのリーク電流 VEN = VINP = 33V 0.02 1 µA
VIH(EN) イネーブル high レベル電圧 2.2 VINP V
VIL(EN) イネーブル low レベル電圧 0 0.4 V
PSRR 電源除去比 |VIN| = 6V、|VOUT(nom)| = 5V、COUT = 10μF、CNR/SS = CFF= 10nF、f = 120Hz 69 dB
Vn 出力ノイズ電圧 正のチャネル VINP = 3.3V、VOUTP(nom) = VNR/SS、COUTP = 10μF、CNR/SS = 10nF、BW = 10Hz ～ 100kHz 20.63 μVRMS
VINP = 6V、VOUTP(nom) = 5V、COUTP = 10μF、CNR/SS = CFF = 10nF、BW = 10Hz ～ 100kHz 26.86
負のチャネル VINN = –3V、VOUTN(nom) = –VNR/SS、COUTP = 10μF、CNR/SS = 10nF、BW = 10Hz ～ 100kHz 22.13
VINN = –6V、VOUTN(nom) = –5V、COUTP = 10μF、CNR/SS = CFF= 10nF、BW = 10Hz ～ 100kHz 28.68
RNR/SS バンドギャップから NR ピンへのフィルタ抵抗 350 kΩ
Tsd サーマル シャットダウン温度 シャットダウン、温度上昇 175 ℃
リセット、温度低下 160
(1) VOUT(target) = 0V、R1N = 10kΩ、R2N = オープン。
(2) 本デバイスがディスエーブルの間に VOUT がドリフトしないようにするには、5µA の最小負荷電流が必要です。
(3) デバイスで消費される電力 PD が 2W を超える場合、本デバイスはテストされません。