JAJSDR0B July   2017  – June 2025 TPS7A39

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スタートアップ特性
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電圧レギュレーション
        1. 6.3.1.1 DC レギュレーション
        2. 6.3.1.2 AC および過渡応答
      2. 6.3.2 ユーザ設定可能なバッファ付きリファレンス
      3. 6.3.3 アクティブ放電
      4. 6.3.4 システムの起動制御
        1. 6.3.4.1 スタートアップ トラッキング
        2. 6.3.4.2 シーケンシング
          1. 6.3.4.2.1 イネーブル (EN)
          2. 6.3.4.2.2 低電圧誤動作防止 (UVLO) 制御
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト動作
      3. 6.4.3 ディセーブル
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1  可変デバイスの出力電圧の設定
      2. 7.1.2  コンデンサに関する推奨事項
      3. 7.1.3  入力および出力コンデンサ (CINx および COUTx)
      4. 7.1.4  フィードフォワード コンデンサ (CFFx)
      5. 7.1.5  ノイズ低減およびソフトスタート コンデンサ (CNR/SS)
      6. 7.1.6  バッファ付き基準電圧
      7. 7.1.7  内部リファレンスのオーバーライド
      8. 7.1.8  スタートアップ
        1. 7.1.8.1 ソフト スタート制御 (NR/SS)
          1. 7.1.8.1.1 突入電流
        2. 7.1.8.2 低電圧誤動作防止 (UVLOx) 制御
      9. 7.1.9  AC および過渡性能
        1. 7.1.9.1 電源電圧変動除去比 (PSRR)
        2. 7.1.9.2 チャネル間出力分離/クロストーク
        3. 7.1.9.3 出力電圧ノイズ
        4. 7.1.9.4 ノイズと PSRR の最適化
        5. 7.1.9.5 負荷過渡応答
      10. 7.1.10 DC 性能
        1. 7.1.10.1 出力電圧精度 (VOUTx)
        2. 7.1.10.2 ドロップアウト電圧 (VDO)
      11. 7.1.11 逆電流
      12. 7.1.12 消費電力 (PD)
        1. 7.1.12.1 推定接合部温度
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計 1：シングルエンドから差動への絶縁型電源
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 スイッチャの選択
          2. 7.2.1.2.2 センタータップ トランス付きフルブリッジ整流器
          3. 7.2.1.2.3 ソリューションの総合的な効率
          4. 7.2.1.2.4 帰還抵抗の選択
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 設計 2：SAR ADCの全範囲の取得
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 設計の詳細説明
          1. 7.2.2.3.1 0.2V のレギュレーション
          2. 7.2.2.3.2 帰還抵抗の選択
        4. 7.2.2.4 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 PSRR およびノイズ性能向上のための推奨基板レイアウト
        2. 7.4.1.2 パッケージの取り付け
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 評価基板
        2. 8.1.1.2 SPICE モデル
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.2.2.2 詳細な設計手順

このデザインでは、ADS8900B を ADC として使用します。この ADC は差動入力が存在するため 5V リファレンスからの入力で動作し、ADC は ±5V の範囲内の値をエンコードできます。多くのアプリケーションでは、0V ～ 5V のレールで単一電源オペアンプに電力が供給され、全範囲の信号が印加されたときに入力信号が歪んでいます。5V 単一レールを使用してアンプをバイアスする 10VPP (ピークツーピーク) 正弦波の FFT を図 7-15に示します。このテストでは、SNR は 54.89dB と計算され、THD は -40.68dB と計算されました。

ADC の SNR と THD を改善する簡単なソリューションがあります。アナログ フロントエンドのアンプに 5.2V レールと -0.2V レールを使用してバイアスを印加します。これらのレールを使用することで、アンプは ADC が必要とする 0V ～ 5V のリニア領域で動作できます。図 7-16に、5.2V レールと -0.2V レールを使用した 10VPP 正弦波の FFT を示します。このテストでは、SNR は 102.535dB と計算され、THD は -121.66dB と計算されました。-0.2V と 5.2V のレール電圧を使用しても、一般的な 5V (最大 5.5V) のオペアンプを設計で使用できます。