JAJSKC9F September   2020  – April 2025 DP83TG720S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
    1.     ピンの機能
    2. 4.1 ピンの状態
    3. 4.2 ピンの電源ドメイン
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 LED の駆動特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 診断ツール・キット
        1. 6.3.1.1 信号品質インジケータ
        2. 6.3.1.2 時間領域反射計測
        3. 6.3.1.3 データパス用内蔵セルフ・テスト
          1. 6.3.1.3.1 ループバック モード
          2. 6.3.1.3.2 データ・ジェネレータ
          3. 6.3.1.3.3 データパスの BIST のプログラミング
        4. 6.3.1.4 温度および電圧センシング
        5. 6.3.1.5 静電気放電 (ESD) 検出
      2. 6.3.2 準拠性テスト・モード
        1. 6.3.2.1 テスト・モード 1
        2. 6.3.2.2 テスト モード 2
        3. 6.3.2.3 テスト・モード 4
        4. 6.3.2.4 テスト・モード 5
        5. 6.3.2.5 テスト モード 6
        6. 6.3.2.6 テスト・モード 7
    4. 6.4 デバイスの機能モード
      1. 6.4.1 パワーダウン
      2. 6.4.2 リセット
      3. 6.4.3 スタンバイ
      4. 6.4.4 通常
      5. 6.4.5 スリープ
      6. 6.4.6 状態遷移
        1. 6.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 6.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 6.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 6.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 6.4.7 MDI (Media Dependent Interface)
        1. 6.4.7.1 MDI マスタと MDI スレーブの構成
        2. 6.4.7.2 自動極性検出および訂正
      8. 6.4.8 MAC インターフェイス
        1. 6.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
        2. 6.4.8.2 SGMII (Serial Gigabit Media Independent Interface)
      9. 6.4.9 シリアル マネージメント インターフェイス
        1. 6.4.9.1 ダイレクト・レジスタ・アクセス
        2. 6.4.9.2 拡張レジスタ スペース アクセス
          1. 6.4.9.2.1 書き込み動作 (ポスト インクリメントなし)
          2. 6.4.9.2.2 読み出し動作 (ポスト インクリメントなし)
          3. 6.4.9.2.3 書き込み動作 (ポスト インクリメントあり)
          4. 6.4.9.2.4 読み出し動作 (ポスト インクリメントあり)
    5. 6.5 プログラミング
      1. 6.5.1 ストラップ構成
      2. 6.5.2 LED の構成
      3. 6.5.3 PHY アドレスの設定
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタ・アクセスの概要
      2. 6.6.2 DP83TG720 のレジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
    3. 7.3 電源に関する推奨事項
    4. 7.4 テキサス・インスツルメンツの 100BT1 PHY との互換性
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
        1. 7.5.1.1 信号トレース
        2. 7.5.1.2 復帰パス
        3. 7.5.1.3 物理メディアの接続
        4. 7.5.1.4 金属注入
        5. 7.5.1.5 PCB 層スタッキング
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 付録：パッケージ・オプション
      1. 10.1.1 パッケージ情報
      2. 10.1.2 テープおよびリール情報

6.6.2 DP83TG720 のレジスタ

DP83TG720 レジスタのメモリマップされたレジスタを、表 6-23 に示します。表 6-23 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 6-23 DP83TG720 のレジスタ
オフセット略称レジスタ名セクション
0hBMCRセクション 6.6.2.1
1hBMSRセクション 6.6.2.2
2hPHYID1セクション 6.6.2.3
3hPHYID2セクション 6.6.2.4
DhREGCRセクション 6.6.2.5
EhADDARセクション 6.6.2.6
10hMII_REG_10セクション 6.6.2.7
11hMII_REG_11セクション 6.6.2.8
12hMII_REG_12セクション 6.6.2.9
13hMII_REG_13セクション 6.6.2.10
16hMII_REG_16セクション 6.6.2.11
18hMII_REG_18セクション 6.6.2.12
19hMII_REG_19セクション 6.6.2.13
1EhMII_REG_1Eセクション 6.6.2.14
1FhMII_REG_1Fセクション 6.6.2.15
180hLSRセクション 6.6.2.16
18BhLPS_CFG2セクション 6.6.2.17
18ChLPS_CFG3セクション 6.6.2.18
18EhLPS_STATUSセクション 6.6.2.19
30FhTDR_TC12セクション 6.6.2.20
405hA2D_REG_05セクション 6.6.2.21
41EhA2D_REG_30セクション 6.6.2.22
428hA2D_REG_40セクション 6.6.2.23
429hA2D_REG_41セクション 6.6.2.24
42ChA2D_REG_44セクション 6.6.2.25
42FhA2D_REG_47セクション 6.6.2.26
430hA2D_REG_48セクション 6.6.2.27
442hA2D_REG_66セクション 6.6.2.28
450hLEDS_CFG_1セクション 6.6.2.29
451hLEDS_CFG_2セクション 6.6.2.30
452hIO_MUX_CFG_1セクション 6.6.2.31
453hIO_MUX_CFG_2セクション 6.6.2.32
456hIO_CONTROL_3セクション 6.6.2.33
45DhSOR_VECTOR_1セクション 6.6.2.34
45EhSOR_VECTOR_2セクション 6.6.2.35
468hMONITOR_CTRL2セクション 6.6.2.36
46AhMONITOR_CTRL4セクション 6.6.2.37
47BhMONITOR_STAT1セクション 6.6.2.38
510hRS_DECODERセクション 6.6.2.39
52BhTRAINING_RX_STATUS_7セクション 6.6.2.40
543hLINK_QUAL_1セクション 6.6.2.41
544hLINK_QUAL_2セクション 6.6.2.42
545hLINK_DOWN_LATCH_STATセクション 6.6.2.43
547hLINK_QUAL_3セクション 6.6.2.44
548hLINK_QUAL_4セクション 6.6.2.45
552hRS_DECODER_FRAME_STAT_2セクション 6.6.2.46
553hRS_DECODER_FRAME_STAT_3セクション 6.6.2.47
600hRGMII_CTRLセクション 6.6.2.48
601hRGMII_FIFO_STATUSセクション 6.6.2.49
602hRGMII_DELAY_CTRLセクション 6.6.2.50
608hSGMII_CTRL_1セクション 6.6.2.51
60AhSGMII_STATUSセクション 6.6.2.52
60ChSGMII_CTRL_2セクション 6.6.2.53
60DhSGMII_FIFO_STATUSセクション 6.6.2.54
618hPRBS_STATUS_1セクション 6.6.2.55
619hPRBS_CTRL_1セクション 6.6.2.56
61AhPRBS_CTRL_2セクション 6.6.2.57
61BhPRBS_CTRL_3セクション 6.6.2.58
61ChPRBS_STATUS_2セクション 6.6.2.59
61DhPRBS_STATUS_3セクション 6.6.2.60
61EhPRBS_STATUS_4セクション 6.6.2.61
620hPRBS_STATUS_6セクション 6.6.2.62
622hPRBS_STATUS_8セクション 6.6.2.63
623hPRBS_STATUS_9セクション 6.6.2.64
624hPRBS_CTRL_4セクション 6.6.2.65
625hPRBS_CTRL_5セクション 6.6.2.66
626hPRBS_CTRL_6セクション 6.6.2.67
627hPRBS_CTRL_7セクション 6.6.2.68
628hPRBS_CTRL_8セクション 6.6.2.69
629hPRBS_CTRL_9セクション 6.6.2.70
62AhPRBS_CTRL_10セクション 6.6.2.71
638hCRC_STATUSセクション 6.6.2.72
639hPKT_STAT_1セクション 6.6.2.73
63AhPKT_STAT_2セクション 6.6.2.74
63BhPKT_STAT_3セクション 6.6.2.75
63ChPKT_STAT_4セクション 6.6.2.76
63DhPKT_STAT_5セクション 6.6.2.77
63EhPKT_STAT_6セクション 6.6.2.78
871hSQI_REG_1セクション 6.6.2.79
874hDSP_REG_74セクション 6.6.2.80
875hDSP_REG_75セクション 6.6.2.81
1000hPMA_PMD_CONTROL_1セクション 6.6.2.82
1007hPMA_PMD_CONTROL_2セクション 6.6.2.83
1009hPMA_PMD_TRANSMIT_DISABLEセクション 6.6.2.84
100BhPMA_PMD_EXTENDED_ABILITY2セクション 6.6.2.85
1012hPMA_PMD_EXTENDED_ABILITYセクション 6.6.2.86
1834hPMA_PMD_CONTROLセクション 6.6.2.87
1900hPMA_CONTROLセクション 6.6.2.88
1901hPMA_STATUSセクション 6.6.2.89
1902hトレーニングセクション 6.6.2.90
1903hLP_TRAININGセクション 6.6.2.91
1904hTEST_MODE_CONTROLセクション 6.6.2.92
3900hPCS_CONTROLセクション 6.6.2.93
3901hPCS_STATUSセクション 6.6.2.94
3902hPCS_STATUS_2セクション 6.6.2.95
3904hOAM_TRANSMITセクション 6.6.2.96
3905hOAM_TX_MESSAGE_1セクション 6.6.2.97
3906hOAM_TX_MESSAGE_2セクション 6.6.2.98
3907hOAM_TX_MESSAGE_3セクション 6.6.2.99
3908hOAM_TX_MESSAGE_4セクション 6.6.2.100
3909hOAM_RECEIVEセクション 6.6.2.101
390AhOAM_RX_MESSAGE_1セクション 6.6.2.102
390BhOAM_RX_MESSAGE_2セクション 6.6.2.103
390ChOAM_RX_MESSAGE_3セクション 6.6.2.104
390DhOAM_RX_MESSAGE_4セクション 6.6.2.105
7200hAN_CFGセクション 6.6.2.106

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 6-24 に、このセクションでアクセス タイプに使用しているコードを示します。

表 6-24 DP83TG720 のアクセス タイプ コード
アクセス タイプ表記概要
読み取りタイプ
RR読み出し
書き込みタイプ
WW書き込み
W0CW
0C		書き込み
0 でクリア
W0SW
0S		0 を書き込むことで
セット
WMCW書き込み
WMC、0W書き込み
WMC、1W書き込み
WSCW書き込み
WSC、0W書き込み
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

6.6.2.1 BMCR レジスタ (オフセット = 0h) [リセット = 0140h]

図 6-20 に、BMCR を示し、表 6-25 に、その説明を示します。

概略表に戻ります。

図 6-20 BMCR レジスタ
15141312111098
mii_resetループバックRESERVEDRESERVEDpower_down絶縁RESERVEDRESERVED
R/WMC-0hR/W-0hR-0hR-0hR/W-0hR/W-0hR-0hR-0h
76543210
RESERVEDspeed_sel_msbRESERVEDRESERVED
R-0hR-1hR-0hR-0h
表 6-25 BMCR レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15mii_resetR/WMC0h1b = デジタル入力をリセット、全 MII レジスタ (0x0～0xF) をデフォルト値にリセット
0b = リセットなし
14ループバックR/W0h1b = MIIループバック
　0b = MII　ループバックなし
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11power_downR/W0h1b = レジスタまたはピンによるパワーダウン
0b = 正常モード
10絶縁R/W0h1b = MAC 絶縁モード（PHY から MAC への出力なし)
0b = 通常モード
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6speed_sel_msbR1h0b = 予約済み
1b = 1000MB/s
5RESERVEDR0h予約済み
4-0RESERVEDR0h予約済み

6.6.2.2 BMSR レジスタ (オフセット = 1h) [リセット = 0141h]

図 6-21 に、BMSR を示し、表 6-26 に、その説明を示します。

概略表に戻ります。

図 6-21 BMSR レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDextended_status
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-1h
76543210
unidirectional_abilitypreamble_supressionaneg_completeremote_faultaneg_abilitylink_statusjabber_detectextended_capability
R-0hR-1hR-0hR/W0C-0hR-0hR/W0S-0hR/W0C-0hR-1h
表 6-26 BMSR レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14RESERVEDR0h予約済み
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8extended_statusR1h1b = レジスタ 15 の拡張ステータス情報
0b = レジスタ 15 に拡張ステータス情報なし
7unidirectional_abilityR0h予約済み
6preamble_supressionR1h1b = PHY がプリアンブルが抑制された管理フレームを受け入れる
0b = PHY はプリアンブルが抑制された管理フレームを受け入れない
5aneg_completeR0h予約済み
4remote_faultR/W0C0h予約済み
3aneg_abilityR0h予約済み
1jabber_detectR/W0C0h予約済み
0extended_capabilityR1h1b = 拡張レジスタ機能
0b = 基本レジスタ セット機能のみ

6.6.2.3 PHYID1 レジスタ (オフセット = 2h) [リセット = 2000h]

図 6-22 に、PHYID1 を示し、表 6-27 に、その説明を示します。

概略表に戻ります。

図 6-22 PHYID1 レジスタ
15141312111098
oui_21_16
R-2000h
76543210
oui_21_16
R-2000h
表 6-27 PHYID1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0oui_21_16R2000h部品の一意の識別子

6.6.2.4 PHYID2 レジスタ (オフセット = 3h) [リセット = A284h]

図 6-23 に、PHYID2 を示し、表 6-28 に、その説明を示します。

概略表に戻ります。

図 6-23 PHYID2 レジスタ
15141312111098
oui_5_0model_number
R-28hR-28h
76543210
model_numberrev_number
R-28hR-4h
表 6-28 PHYID2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-10oui_5_0R28h部品の一意の識別子
9-4model_numberR28h部品の一意の識別子
3-0rev_numberR4h部品の一意の識別子

6.6.2.5 REGCR レジスタ (オフセット = Dh) [リセット = 0000h]

図 6-24 に、REGCR を示し、表 6-29 に、その説明を示します。

概略表に戻ります。

図 6-24 REGCR レジスタ
15141312111098
拡張レジスタ コマンドRESERVED
R/W-0hR-0h
76543210
RESERVEDDEVAD
R-0hR/W-0h
表 6-29 REGCR レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-14拡張レジスタ コマンドR/W0h00b =アドレス
01b =データ、ポストインクリメントなし
10b = データ、読み出しおよび書き込み時にポストインクリメント
11b =データ、書き込み時のみポストインクリメント
13-5RESERVEDR0h予約済み
4-0DEVADR/W0h間接レジスタ アクセス用の MMD フィールド

6.6.2.6 ADDAR レジスタ (オフセット = Eh) [リセット = 0000h]

図 6-25 に、ADDAR を示し、表 6-30 に、その説明を示します。

概略表に戻ります。

図 6-25 ADDAR レジスタ
15141312111098
アドレス / データ
R/W-0h
76543210
アドレス / データ
R/W-0h
表 6-30 ADDAR レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-0アドレス / データR/W0h間接レジスタ アクセス用のアドレス データ フィールド

6.6.2.7 MII_REG_10 レジスタ (オフセット = 10h) [リセット = 0004h]

図 6-26 に、MII_REG_10 を示し、表 6-31 に、その説明を示します。

概略表に戻ります。

図 6-26 MII_REG_10 レジスタ
15141312111098
RESERVEDRESERVEDdescr_lock_bitRESERVED
R-0hR-0hR/W0S-0hR-0h
76543210
mii_int_bitRESERVEDmii_loopbackduplex_mode_envRESERVEDlink_status_bit
R-0hR-0hR-0hR-1hR-0hR-0h
表 6-31 MII_REG_10 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9descr_lock_bitR/W0S0h1b = デスクランブラはロック
0b = デスクランブラは少なくとも 1 回ロック解除
8RESERVEDR0h予約済み
7mii_int_bitR0h1b = 割り込みピンがセットされている
0b = 割り込みピンが設定されていない
読み出し時にクリア
6-4RESERVEDR0h予約済み
3mii_loopbackR0h1b = MIIループバック
　0b = MII　ループバックなし
2duplex_mode_envR1h1b = 全二重
0b = 半二重
1RESERVEDR0h予約済み

6.6.2.8 MII_REG_11 レジスタ (オフセット = 11h) [リセット = 000Bh]

図 6-27 に、MII_REG_11 を示し、表 6-32 に、その説明を示します。

概略表に戻ります。

図 6-27 MII_REG_11 レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDint_polarityforce_interruptint_enRESERVED
R-0hR-0hR-0hR/W-1hR/W-0hR/W-1hR-0h
表 6-32 MII_REG_11 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14RESERVEDR0h予約済み
13-12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5-4RESERVEDR0h予約済み
3int_polarityR/W1h1b =アクティブ Low
0b = アクティブ High
2force_interruptR/W0h1b = 割り込みピンを強制する
0b = 割り込みピンを強制しない
1int_enR/W1h1b = 割り込み有効
0b =割り込み無効
0RESERVEDR0h予約済み

6.6.2.9 MII_REG_12 レジスタ (オフセット = 12h) [リセット = 0000h]

図 6-28 に、MII_REG_12 を示し、表 6-33 に、その説明を示します。

概略表に戻ります。

図 6-28 MII_REG_12 レジスタ
15141312111098
RESERVEDenergy_det_intlink_intRESERVEDesd_intms_train_done_intRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-0h
76543210
RESERVEDenergy_det_int_enlink_int_enRESERVEDesd_int_enms_train_done_int_enRESERVEDRESERVED
R-0hR/W-0hR/W-0hR-0hR/W-0hR/W-0hR-0hR-0h
表 6-33 MII_REG_12 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14energy_det_intR0hエネルギー検出変化割り込みのステータス
12RESERVEDR0h予約済み
11esd_intR0hESD フォルト検出割り込みのステータス
10ms_train_done_intR0hトレーニング完了割り込みのステータス
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6energy_det_int_enR/W0hエネルギー検出変化割り込みの有効化
4RESERVEDR0h予約済み
3esd_int_enR/W0hESD フォルト検出割り込みの有効化
2ms_train_done_int_enR/W0hトレーニング完了割り込みの有効化
1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.10 MII_REG_13 レジスタ (オフセット = 13h) [リセット = 0000h]

図 6-29 に、MII_REG_13 を示し、表 6-34 に、その説明を示します。

概略表に戻ります。

図 6-29 MII_REG_13 レジスタ
15141312111098
under_volt_intover_volt_intRESERVEDRESERVEDover_temp_intRESERVEDpol_change_intRESERVED
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-0h
76543210
under_volt_int_enover_volt_int_enRESERVEDRESERVEDover_temp_int_enRESERVEDpol_change_int_enRESERVED
R/W-0hR/W-0hR-0hR-0hR/W-0hR-0hR/W-0hR-0h
表 6-34 MII_REG_13 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15under_volt_intR0h低電圧割り込みのステータス
14over_volt_intR0h過電圧割り込みのステータス
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11over_temp_intR0h過熱割り込みのステータス
10RESERVEDR0h予約済み
9pol_change_intR0hデータ極性変化割り込みステータス
8RESERVEDR0h予約済み
7under_volt_int_enR/W0h低電圧割り込みの有効化
6over_volt_int_enR/W0h過電圧割り込みの有効化
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3over_temp_int_enR/W0h過熱割り込みの有効化
2RESERVEDR0h予約済み
1pol_change_int_enR/W0hデータ極性変化割り込み有効
0RESERVEDR0h予約済み

6.6.2.11 MII_REG_16 レジスタ (オフセット = 16h) [リセット = 0000h]

図 6-30 に、MII_REG_16 を示し、表 6-35 に、その説明を示します。

概略表に戻ります。

図 6-30 MII_REG_16 レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDcore_pwr_mode
R-0hR-0hR-0hR-0h
76543210
RESERVEDloopback_mode
R-0hR/W-0h
表 6-35 MII_REG_16 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8core_pwr_modeR0h1b = コアは通常パワーモード
0b = コアはパワーダウンまたはスリープ モード
7RESERVEDR0h予約済み
6-0loopback_modeR/W0h000001b = PCS ープ
000010b = RS ループ
000100b = デジタルループ
001000B = アナログ ループ
010000b = 逆ループ

6.6.2.12 MII_REG_18 レジスタ (オフセット = 18h) [リセット = 0008h]

図 6-31 に、MII_REG_18 を示し、表 6-36 に、その説明を示します。

概略表に戻ります。

図 6-31 MII_REG_18 レジスタ
15141312111098
ack_received_inttx_valid_clr_intRESERVEDRESERVEDpor_done_intRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-0h
76543210
ack_received_int_entx_valid_clr_int_enRESERVEDRESERVEDpor_done_int_enRESERVEDRESERVEDRESERVED
R/W-0hR/W-0hR-0hR-0hR/W-1hR-0hR-0hR-0h
表 6-36 MII_REG_18 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15ack_received_intR0hACK 受信割り込みのステータス (OAM)
14tx_valid_clr_intR0hmr_tx_valid クリア割り込みのステータス (OAM)
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11por_done_intR0hPOR 完了割り込みのステータス
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7ack_received_int_enR/W0hACK 受信割り込みの有効化 (OAM)
6tx_valid_clr_int_enR/W0hMr_tx_valid クリア割り込みの有効化 (OAM)
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3por_done_int_enR/W1hPOR 完了割り込みの有効化
2RESERVEDR0h予約済み
1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.13 MII_REG_19 レジスタ (オフセット = 19h) [リセット = 00XXh]

図 6-32 に、MII_REG_19 を示し、表 6-37 に、その説明を示します。

概略表に戻ります。

図 6-32 MII_REG_19 レジスタ
15141312111098
RESERVEDRESERVEDRESERVED
R-0hR-0hR-0h
76543210
RESERVEDSOR_PHYADDR
R-0hR-Xh
表 6-37 MII_REG_19 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9-5RESERVEDR0h予約済み
4-0SOR_PHYADDRRXストラップからラッチされる PHY アドレス

6.6.2.14 MII_REG_1E レジスタ (オフセット = 1Eh) [リセット = 0000h]

図 6-33 に、MII_REG_1E を示し、表 6-38 に、その説明を示します。

概略表に戻ります。

図 6-33 MII_REG_1E レジスタ
15141312111098
tdr_startcfg_tdr_auto_runRESERVED
R/WMC-0hR/W-0hR-0h
76543210
RESERVEDtdr_donetdr_fail
R-0hR-0hR-0h
表 6-38 MII_REG_1E レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15tdr_startR/WMC0h1b = TDR 開始
TDR 実行完了後ビットはクリア
14cfg_tdr_auto_runR/W0h1b = TDR はリンク ダウン時に自動的に開始
0b = TDR は 0x1E[15] を使用して手動で開始
13-2RESERVEDR0h予約済み
1tdr_doneR0hTDR 完了ステータス
1b = TDR 完了
0b = TDR 進行中または未開始
0tdr_failR0htdr_doneステータスが 1 の場合、このビットは TDR が正常に実行されたかどうかを示します
1b = TDR 実行失敗 0b = TDR 実行成功

6.6.2.15 MII_REG_1F レジスタ (オフセット = 1Fh) [リセット = 0000h]

図 6-34 に、MII_REG_1F を示し、表 6-39 に、その説明を示します。

概略表に戻ります。

図 6-34 MII_REG_1F レジスタ
15141312111098
sw_global_resetdigital_resetRESERVEDRESERVED
R/WMC-0hR/WMC-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0h
表 6-39 MII_REG_1F レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15sw_global_resetR/WMC0hハードウェア リセット - デジタル + レジスタのファイルをリセット
このビットはセルフ クリアします
14digital_resetR/WMC0hソフト リセット - デジタル コアのみのリセット
このビットはセルフ クリアします
13RESERVEDR0h予約済み
12-8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4-0RESERVEDR0h予約済み

6.6.2.16 LSR レジスタ (オフセット = 180h) [リセット = 0000h]

図 6-35 に、LSR を示し、表 6-40 に、その説明を示します。

概略表に戻ります。

図 6-35 LSR レジスタ
15141312111098
link_uplink_downphy_ctrl_send_datalink_statusRESERVED
R-0hR-0hR-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDRESERVEDchannel_okdescr_syncloc_rcvr_statusrem_rcvr_status
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-0h
表 6-40 LSR レジスタ フィールドの説明
ビットフィールドタイプリセット概要
13phy_ctrl_send_dataR0hデータ ステータス送信の PHY 制御
11-8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3channel_okR0hチャネル OK ステータス
2descr_syncR0hデスクランブラ ロックのステータス
1loc_rcvr_statusR0hローカル レシーバのステータス
0rem_rcvr_statusR0hリモート レシーバのステータス

6.6.2.17 LPS_CFG2 レジスタ (オフセット = 18Bh) [リセット = 0000h]

図 6-36 に、LPS_CFG2 を示し、表 6-41 に、その説明を示します。

概略表に戻ります。

図 6-36 LPS_CFG2 レジスタ
15141312111098
RESERVEDed_en
R-0hR/W-0h
76543210
sleep_encfg_auto_mode_en_strapRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVED
R/W-0hR/WMC,1-0hR-0hR-0hR-0hR-0hR-0hR-0h
表 6-41 LPS_CFG2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-9RESERVEDR0h予約済み
8ed_enR/W0h1b = MDI でのエネルギー検出を有効化
0b = MDI でのエネルギー検出を無効化
7sleep_enR/W0h1b = PHY がスリープ状態に移行できる
0b = PHY がスリープ状態に移行できない
6cfg_auto_mode_en_strapR/WMC,10hLPS 自律モード有効化
1b = パワーオン時に PHY は通常モードに移行
0b = パワーオン時に PHY はスタンバイ モードに移行
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3RESERVEDR0h予約済み
2RESERVEDR0h予約済み
1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.18 LPS_CFG3 レジスタ (オフセット = 18Ch) [リセット = 0000h]

図 6-37 に、LPS_CFG3 を示し、表 6-42 に、その説明を示します。

概略表に戻ります。

図 6-37 LPS_CFG3 レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDRESERVEDRESERVEDcfg_lps_pwr_mode_4RESERVEDRESERVEDRESERVEDcfg_lps_pwr_mode_0
R-0hR-0hR-0hR/WMC,0-0hR-0hR-0hR-0hR/WMC,0-0h
表 6-42 LPS_CFG3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4cfg_lps_pwr_mode_4R/WMC、00hスタンバイ モード移行に設定
3RESERVEDR0h予約済み
2RESERVEDR0h予約済み
1RESERVEDR0h予約済み
0cfg_lps_pwr_mode_0R/WMC、00h通常モード移行に設定

6.6.2.19 LPS_STATUS レジスタ (オフセット = 18Eh) [リセット = 0000h]

LPS_STATUS を 図 6-38 に示し、表 6-43 で説明しています。

概略表に戻ります。

図 6-38 LPS_STATUS レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDstatus_lps_st
R-0hR-0h
表 6-43 LPS_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-7RESERVEDR0h予約済み
6-0status_lps_stR0hLPS 状態を確認：
0x2 = スタンバイ モード
0x4 = 通常モード

6.6.2.20 TDR_TC12 レジスタ (オフセット = 30Fh) [リセット = 0000h]

図 6-39 に、TDR_TC12 を示し、表 6-44 に、その説明を示します。

概略表に戻ります。

図 6-39 TDR_TC12 レジスタ
15141312111098
RESERVEDfault_loc
R-0hR-0h
76543210
tdr_stateRESERVEDtdr_activation
R-0hR-0hR-0h
表 6-44 TDR_TC12 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-14RESERVEDR0h予約済み
13-8fault_locR0hTC12 を参照してください。
7-4tdr_stateR0hTC12 を参照してください。
3-2RESERVEDR0h予約済み
1-0tdr_activationR0hTC12 を参照してください。

6.6.2.21 A2D_REG_05 レジスタ (オフセット = 405h) [リセット = 6400h]

図 6-40 に、A2D_REG_05 を示し、表 6-45 に、その説明を示します。

概略表に戻ります。

図 6-40 A2D_REG_05 レジスタ
15141312111098
ld_bias_1p0v_slRESERVED
R/W-19hR-0h
76543210
RESERVED
R-0h
表 6-45 A2D_REG_05 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-10ld_bias_1p0v_slR/W19hビットを使用して LD の DAC 電流を制御します。つまり、スイングを制御します。
001010b = 400mV
001011b = 440mV
001100b = 480mV
001101b = 520mV
001110b = 560mV
001111b = 600mV
010000b = 640mV
010001b = 680mV
010010b = 720mV
010011b = 760mV
010100b = 800mV
010101b = 840mV
010110b = 880mV
010111b = 920mV
011000b = 960mV
011001b = 1000mV
011010b = 1040mV
011011b = 1080mV
011100b = 1120mV
011101b = 1160mV
011110b = 1200mV
9-0RESERVEDR0h予約済み

6.6.2.22 A2D_REG_30 レジスタ (オフセット = 41Eh) [リセット = 0000h]

図 6-41 に、A2D_REG_30 を示し、表 6-46 に、その説明を示します。

概略表に戻ります。

図 6-41 A2D_REG_30 レジスタ
15141312111098
RESERVEDspare_in_2_fromdig_sl_force_en
R-0hR/W-0h
76543210
RESERVEDRESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0h
表 6-46 A2D_REG_30 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-9RESERVEDR0h予約済み
8spare_in_2_fromdig_sl_force_enR/W0hReg0x042F 強制制御有効化
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3-0RESERVEDR0h予約済み

6.6.2.23 A2D_REG_40 レジスタ (オフセット = 428h) [リセット = 6002h]

図 6-42 に、A2D_REG_40 を示し、表 6-47 に、その説明を示します。

概略表に戻ります。

図 6-42 A2D_REG_40 レジスタ
15141312111098
RESERVEDSGMII_TESTMODERESERVEDSGMII_SOP_SON_SLEW_CTRLRESERVEDRESERVED
R-0hR/W-3hR-0hR/W-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVED
R-0hR-0hR-0h
表 6-47 A2D_REG_40 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14-13SGMII_TESTMODER/W3h00b = 1000mV Sgmii 出力スイング
01b = 1260mV Sgmii 出力スイング
10b = 900mV Sgmii 出力スイング
11b = 720mV Sgmii 出力スイング
12RESERVEDR0h予約済み
11SGMII_SOP_SON_SLEW_CTRLR/W0h0b = デフォルトの出力立ち上がり / 立ち下がり時間
1b = ゆっくりした出力の立ち上がり / 立ち下がり時間
10RESERVEDR0h予約済み
9-8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6-1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.24 A2D_REG_41 レジスタ (オフセット = 429h) [リセット = 0030h]

図 6-43 に、A2D_REG_41 を示し、表 6-48 に、その説明を示します。

概略表に戻ります。

図 6-43 A2D_REG_41 レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0h
76543210
RESERVEDSGMII_IO_LOOPBACK_ENRESERVED
R-0hR/W-0hR-0h
表 6-48 A2D_REG_41 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7-2RESERVEDR0h予約済み
1SGMII_IO_LOOPBACK_ENR/W0h1b = RX 信号と TX 信号を内部的に接続することで、外付け部品なしで内部ループバック オプションを提供します。
0RESERVEDR0h予約済み

6.6.2.25 A2D_REG_44 レジスタ (オフセット = 42Ch) [リセット = 0000h]

図 6-44 に、A2D_REG_44 を示し、表 6-49 に、その説明を示します。

概略表に戻ります。

図 6-44 A2D_REG_44 レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0hR-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDSGMII_DIG_LOOPBACK_ENRESERVEDRESERVED
R-0hR-0hR-0hR/W-0hR-0hR-0h
表 6-49 A2D_REG_44 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14RESERVEDR0h予約済み
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4SGMII_DIG_LOOPBACK_ENR/W0h1b = IO の前に TX データを RX にループバック
3-1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.26 A2D_REG_47 レジスタ (オフセット = 42Fh) [リセット = 0000h]

図 6-45 に、A2D_REG_47 を示し、表 6-50 に、その説明を示します。

概略表に戻ります。

図 6-45 A2D_REG_47 レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDRESERVEDspare_in_2_fromdig_sl_2spare_in_2_fromdig_sl_1spare_in_2_fromdig_sl_0
R-0hR-0hR/W-0hR/W-0hR/W-0h
表 6-50 A2D_REG_47 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-4RESERVEDR0h予約済み
3RESERVEDR0h予約済み
2spare_in_2_fromdig_sl_2R/W0hエネルギー損失表示強制制御値
1spare_in_2_fromdig_sl_1R/W0hエネルギー損失検出器で強制制御値を有効化
0spare_in_2_fromdig_sl_0R/W0h[0] - スリープ有効強制制御値
強制制御有効化は reg0x041E[8] が制御

6.6.2.27 A2D_REG_48 レジスタ (オフセット = 430h) [リセット = 0960h]

図 6-46 に、A2D_REG_48 を示し、表 6-51 に、その説明を示します。

概略表に戻ります。

図 6-46 A2D_REG_48 レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVEDDLL_TX_DELAY_CTRL_SL
R-0hR-0hR-0hR-0hR/W-9h
76543210
DLL_RX_DELAY_CTRL_SLRESERVED
R/W-6hR-0h
表 6-51 A2D_REG_48 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14RESERVEDR0h予約済み
13RESERVEDR0h予約済み
12RESERVEDR0h予約済み
11-8DLL_TX_DELAY_CTRL_SLR/W9h遅延対コードの情報については、電気的仕様を参照してください。
7-4DLL_RX_DELAY_CTRL_SLR/W6h遅延対コードの情報については、電気的仕様を参照してください。
3-0RESERVEDR0h予約済み

6.6.2.28 A2D_REG_66 レジスタ (オフセット = 442h) [リセット = 0000h]

図 6-47 に、A2D_REG_66 を示し、表 6-52 に、その説明を示します。

概略表に戻ります。

図 6-47 A2D_REG_66 レジスタ
15141312111098
RESERVEDesd_event_countRESERVED
R-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVED
R-0hR-0hR-0h
表 6-52 A2D_REG_66 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14-9esd_event_countR0h数字はカッパー チャネル上の ESD イベントの数
8RESERVEDR0h予約済み
7-5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3-0RESERVEDR0h予約済み

6.6.2.29 LEDS_CFG_1 レジスタ (オフセット = 450h) [リセット = 2610h]

図 6-48 に、LEDS_CFG_1 を示し、表 6-53 に、その説明を示します。

概略表に戻ります。

図 6-48 LEDS_CFG_1 レジスタ
15141312111098
RESERVEDleds_bypass_stretchingleds_blink_rateled_2_option
R-0hR/W-0hR/W-2hR/W-6h
76543210
led_1_optionled_0_option
R/W-1hR/W-0h
表 6-53 LEDS_CFG_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14leds_bypass_stretchingR/W0hLED 信号ストレッチをバイパス
11-8led_2_optionR/W6h0000b = リンク OK
0001b = リンク OK + TX/RX アクティビティで点滅
0010b = リンク OK + TX アクティビティで点滅
0011b = リンク OK + RX アクティビティで点滅
0100b = リンク OK + 100Base-T1 マスタ
0101b = リンク OK + 100Base-T1 スレーブ
0110b = TX/RX アクティビティ、延長オプションあり
0111b = 予約済み
1000b = 予約済み
1001b = リンク喪失 (0x1 が読み込まれるまでレジスタ上に残る)
1010b = PRBS エラー ラッチ (0x620(1) によってクリアされるまで)
1011b = XMII TX/RX エラー、延長オプションあり
7-4led_1_optionR/W1h0000b = リンク OK
0001b = リンク OK + TX/RX アクティビティで点滅
0010b = リンク OK + TX アクティビティで点滅
0011b = リンク OK + RX アクティビティで点滅
0100b = リンク OK + 100Base-T1 マスタ
0101b = リンク OK + 100Base-T1 スレーブ
0110b = TX/RX アクティビティ、延長オプションあり
0111b = 予約済み
1000b = 予約済み
1001b = リンク喪失 (0x1 が読み込まれるまでレジスタ上に残る)
1010b = PRBS エラー ラッチ (0x620(1) によってクリアされるまで)
1011b = XMII TX/RX エラー、延長オプションあり
3-0led_0_optionR/W0h0000b = リンク OK
0001b = リンク OK + TX/RX アクティビティで点滅
0010b = リンク OK + TX アクティビティで点滅
0011b = リンク OK + RX アクティビティで点滅
0100b = リンク OK + 100Base-T1 マスタ
0101b = リンク OK + 100Base-T1 スレーブ
0110b = TX/RX アクティビティ、延長オプションあり
0111b = 予約済み
1000b = 予約済み
1001b = リンク喪失 (0x1 が読み込まれるまでレジスタ上に残る)
1010b = PRBS エラー ラッチ (0x620(1) によってクリアされるまで)
1011b = XMII TX/RX エラー、延長オプションあり

6.6.2.30 LEDS_CFG_2 レジスタ (オフセット = 451h) [リセット = 0000h]

図 6-49 に、LEDS_CFG_2 を示し、表 6-54 に、その説明を示します。

概略表に戻ります。

図 6-49 LEDS_CFG_2 レジスタ
15141312111098
RESERVEDRESERVEDXXXXRESERVED
R-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDRESERVEDled_1_polarityRESERVEDRESERVEDled_0_polarity
R-0hR-0hR-0hR-0hR/W-0hR-0hR-0hR/W-0h
表 6-54 LEDS_CFG_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-14RESERVEDR0h予約済み
13-10RESERVEDR0h予約済み
11-9cfg_ieee_compl_selR/W0hLED_0_GPIO_CTRL= 'h5 の場合、次のような LED_0_GPIO_0 の IEEE 準拠信号となります-
000b = loc_rcvr_status
001b = rem_rcvr_status
010b = loc_snr_margin
011b = rem_phy_ready
100b = pma_watchdog_status
101b = link_sync_link_control
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3led_1_polarityR/W0hLED_1 極性
2RESERVEDR0h予約済み
1RESERVEDR0h予約済み
0led_0_polarityR/W0hLED_0 極性

6.6.2.31 IO_MUX_CFG_1 レジスタ (オフセット = 452h) [リセット = 0000h]

図 6-50 に、IO_MUX_CFG_1 を示し、表 6-55 に、その説明を示します。

概略表に戻ります。

図 6-50 IO_MUX_CFG_1 レジスタ
15141312111098
RESERVEDRESERVEDled_1_gpio_ctrl
R-0hR-0hR/W-0h
76543210
RESERVEDRESERVEDled_0_gpio_ctrl
R-0hR-0hR/W-0h
表 6-55 IO_MUX_CFG_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-14RESERVEDR0h予約済み
13-11RESERVEDR0h予約済み
10-8led_1_gpio_ctrlR/W0hLED_1 IO の出力制御 -

000b = LED_1 (デフォルト リンク OK + TX/RX アクティビティで点滅)
001b = 予約済み
010b = RGMII データ一致インジケータ
011b = 低電圧インジケータ
100b = 割り込み
101b = IEEE 準拠信号
110b = コンスタント 0
111b = コンスタント 1
7-6RESERVEDR0h予約済み
5-3RESERVEDR0h予約済み
2-0led_0_gpio_ctrlR/W0hLED_0 IO の出力を制御します。
000b = LED_0 (デフォルト：リンク）
001b =予約済み
010b = RGMII データ一致表示
011b = 低電圧表示
100b = 割り込み
101b = IEEE 準拠信号（0x451[11：9] を参照）
110b = 定数 0
111b = 定数 1

6.6.2.32 IO_MUX_CFG_2 レジスタ (オフセット = 453h) [リセット = 0001h]

図 6-51 に、IO_MUX_CFG_2 を示し、表 6-56 に、その説明を示します。

概略表に戻ります。

図 6-51 IO_MUX_CFG_2 レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDclk_o_clk_sourceclk_o_gpio_ctrl
R-0hR/W-0hR/W-1h
表 6-56 IO_MUX_CFG_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-6RESERVEDR0h予約済み
5-3clk_o_clk_sourceR/W0hCLK_O ピンで観測できるクロック -
000b = XI_OSC_25m_1p0v_DL (アナログからの 25Mhz 水晶振動子出力)
001b =予約済み
010b =予約済み
011b = 125Mhzクロック
クロック 100b = 125Mhz クロック
101b =予約済み
110b = 予約済み
111b = 予約済み
2-0clk_o_gpio_ctrlR/W1hCLK_O IO の出力制御 -
000b = LED_2 (デフォルト：延長オプションあり TX/RX アクティビティ
(LED_2_OPTION=0x6)
001b = クロックアウト (0x453[5:3] を参照)
010b = RGMII データ一致インジケータ
011b = 低電圧インジケータ
100b = 定数 0
101b = 定数 0
110b = 定数 0
111b = 定数 1

6.6.2.33 IO_CONTROL_3 レジスタ (オフセット = 456h) [リセット = 0108h]

図 6-52 に、IO_CONTROL_3 を示し、表 6-57 に、その説明を示します。

概略表に戻ります。

図 6-52 IO_CONTROL_3 レジスタ
15141312111098
RESERVEDcfg_mac_rx_impedance
R-0hR/W-8h
76543210
cfg_mac_rx_impedanceRESERVED
R/W-8hR-0h
表 6-57 IO_CONTROL_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-10RESERVEDR0h予約済み
9-5cfg_mac_rx_impedanceR/W8hRGMII パッド用スルーレート制御 -
01010b = 中速スルー (OA tr/tf 準拠、最大 tr/tf = 1ns)
01011b = 最も遅いスルー (低エミッション用、最大 tr/tf = 1.2ns)
01000b = デフォルト モード (rgmii tr/tf 準拠、最大 tr/tf=750ps)
4-0RESERVEDR0h予約済み

6.6.2.34 SOR_VECTOR_1 レジスタ (オフセット = 45Dh) [リセット = 0000h]

図 6-53 に、SOR_VECTOR_1 を示し、表 6-58 に、その説明を示します。

概略表に戻ります。

ストラップ ステータス レジスタ：
このレジスタには、ストラップに基づいて選択されたモードに関する情報があります。他のレジスタを使用したモードのオーバーライドは、このレジスタには反映されません

図 6-53 SOR_VECTOR_1 レジスタ
15141312111098
RGMII_TX_SHIFTRGMII_RX_SHIFTSGMII_ENRGMII_ENRESERVEDMAC_MODE
R-0hR-0hR-0hR-0hR-0hR-0h
76543210
MAC_MODEMAS/SLVPHY_AD
R-0hR-0hR-0h
表 6-58 SOR_VECTOR_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RGMII_TX_SHIFTR0h0x0 = TX シフト無効
0x1 = TX シフト有効
14RGMII_RX_SHIFTR0h0x0 = RX シフト無効
0x1 = RX シフト有効
13SGMII_ENR0h
0x0 = SGMII 無効
0x1 = SGMII 有効
12RGMII_ENR0h
0x0 = RGMII 無効
0x1 = RGMII 有効
11-9RESERVEDR0h予約済み
8-6MAC_MODER0h0x0 = SGMII
0x1 =予約済み
0x2 =予約済み
0x3 =予約済み
0x4 = RGMII アライン
0x5 = RGMII TX シフト
0x6 = RGMII TX および RX シフト
0x7 = RGMII RX シフト
5MAS/SLVR0h0x0 = スレーブ
0x1 = マスタ
4-0PHY_ADR0h0x0 = PHY アドレス 0
0x4 = PHY アドレス 4
0x5 = PHY アドレス 5
0x8 = PHY アドレス 8
0xA = PHY アドレス A
0xC = PHY アドレス C
0xD = PHY アドレス D
0xE = PHY アドレス E
0xF = PHY アドレス F

6.6.2.35 SOR_VECTOR_2 レジスタ (オフセット = 45Eh) [リセット = 0000h]

図 6-54 に、SOR_VECTOR_2 を示し、表 6-59 に、その説明を示します。

概略表に戻ります。

ストラップ ステータス レジスタ：
このレジスタには、ストラップに基づいて選択されたモードに関する情報があります。他のレジスタを使用したモードのオーバーライドは、このレジスタには反映されません

図 6-54 SOR_VECTOR_2 レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVED自動 / 管理
R-0hR-0h
表 6-59 SOR_VECTOR_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-1RESERVEDR0h予約済み
0自動 / 管理R0h0x0 = 自律モード有効化
0x1 = 管理モード有効化

6.6.2.36 MONITOR_CTRL2 レジスタ (オフセット = 468h) [リセット = 0920h]

図 6-55 に、MONITOR_CTRL2 を示し、表 6-60 に、その説明を示します。

概略表に戻ります。

図 6-55 MONITOR_CTRL2 レジスタ
15141312111098
RESERVEDcfg_rd_dataRESERVEDRESERVED
R-0hR/W-0hR-0hR-0h
76543210
RESERVEDRESERVEDRESERVED
R-0hR-0hR-0h
表 6-60 MONITOR_CTRL2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14-12cfg_rd_dataR/W0h読み出し用センサ選択：
001b = VDDA
010b = VDD1P0
011b = VDDIO
100b =温度
11-9RESERVEDR0h予約済み
8-6RESERVEDR0h予約済み
5-3RESERVEDR0h予約済み
2-0RESERVEDR0h予約済み

6.6.2.37 MONITOR_CTRL4 レジスタ (オフセット = 46Ah) [リセット = 0094h]

図 6-56 に、MONITOR_CTRL4 を示し、表 6-61 に、その説明を示します。

概略表に戻ります。

図 6-56 MONITOR_CTRL4 レジスタ
15141312111098
RESERVEDRESERVED
R-0hR-0h
76543210
RESERVEDRESERVEDRESERVEDRESERVEDcfg_reset定期的start
R-0hR-0hR-0hR-0hR/W-1hR/W-0hR/WSC-0h
表 6-61 MONITOR_CTRL4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6RESERVEDR0h予約済み
5-4RESERVEDR0h予約済み
3RESERVEDR0h予約済み
2cfg_resetR/W1h0b = モニタを有効化
1b =モ ニタは任意の時点でリセット状態に保持
信号が 1 に変更されると、モジュールは一瞬で RESET 状態に移行
1定期的R/W0h0b =　モニタは START が 1 回反復に設定されているときのみ有効
1b = 定期的な反復のためにモニタを有効化
0startR/WSC0hセンサ モニタ FSM の開始表示、セルフ クリア

6.6.2.38 MONITOR_STAT1 レジスタ (オフセット = 47Bh) [リセット = 0000h]

図 6-57 に、MONITOR_STAT1 を示し、表 6-62 に、その説明を示します。

概略表に戻ります。

図 6-57 MONITOR_STAT1 レジスタ
15141312111098
stat_rd_data
R-0h
76543210
stat_rd_data
R-0h
表 6-62 MONITOR_STAT1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0stat_rd_dataR0hセンサ データの読み取り

6.6.2.39 RS_DECODER レジスタ (オフセット = 510h) [リセット = 2D50h]

RS_DECODER を 図 6-58 に示し、表 6-63 で説明しています。

概略表に戻ります。

図 6-58 RS_DECODER レジスタ
15141312111098
cfg_rs_decoder_bypassRESERVEDRESERVED
R/W-0hR-0hR-0h
76543210
RESERVEDRESERVED
R-0hR-0h
表 6-63 RS_DECODER レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15cfg_rs_decoder_bypassR/W0hRS デコーダをバイパス
  • 0h = RS デコーダを使用中
  • 1h = RS デコーダをバイパス
14RESERVEDR0h予約済み
13-8RESERVEDR0h予約済み
7-1RESERVEDR0h予約済み
0RESERVEDR0h予約済み

6.6.2.40 TRAINING_RX_STATUS_7 レジスタ (オフセット = 52Bh) [リセット = 0000h]

図 6-59 に、TRAINING_RX_STATUS_7 を示し、表 6-64 に、その説明を示します。

概略表に戻ります。

図 6-59 TRAINING_RX_STATUS_7 レジスタ
15141312111098
RESERVEDrx_rvrs_polRESERVED
R-0hR-0hR-0h
76543210
RESERVEDRESERVED
R-0hR-0h
表 6-64 TRAINING_RX_STATUS_7 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-13RESERVEDR0h予約済み
12rx_rvrs_polR0h受信極性
  • 0h = 受信した極性を反転しない
  • 1h = レシーバからデコードされた極性を反転
11-8RESERVEDR0h予約済み
7-4RESERVEDR0h予約済み
3-0RESERVEDR0h予約済み

図 6-60 に、LINK_QUAL_1 を示し、表 6-65 に、その説明を示します。

概略表に戻ります。

図 6-60 LINK_QUAL_1 レジスタ
表 6-65 LINK_QUAL_1 レジスタのフィールドの説明

図 6-61 に、LINK_QUAL_2 を示し、表 6-66 に、その説明を示します。

概略表に戻ります。

図 6-61 LINK_QUAL_2 レジスタ
表 6-66 LINK_QUAL_2 レジスタのフィールドの説明

LINK_DOWN_LATCH_STAT を 図 6-62 に示し、表 6-67 で説明しています。

概略表に戻ります。

図 6-62 LINK_DOWN_LATCH_STAT レジスタ
表 6-67 LINK_DOWN_LATCH_STAT レジスタ フィールドの説明

図 6-63 に、LINK_QUAL_3 を示し、表 6-68 に、その説明を示します。

概略表に戻ります。

図 6-63 LINK_QUAL_3 レジスタ
表 6-68 LINK_QUAL_3 レジスタのフィールドの説明

図 6-64 に、LINK_QUAL_4 を示し、表 6-69 に、その説明を示します。

概略表に戻ります。

図 6-64 LINK_QUAL_4 レジスタ
表 6-69 LINK_QUAL_4 レジスタのフィールドの説明

6.6.2.46 RS_DECODER_FRAME_STAT_2 レジスタ (オフセット = 552h) [リセット = 0000h]

図 6-65 に、RS_DECODER_FRAME_STAT_2 を示し、表 6-70 に、その説明を示します。

概略表に戻ります。

図 6-65 RS_DECODER_FRAME_STAT_2 レジスタ
15141312111098
rs_dec_uncorr_frame_cnt
R-0h
76543210
rs_dec_uncorr_frame_cnt
R-0h
表 6-70 RS_DECODER_FRAME_STAT_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0rs_dec_uncorr_frame_cntR0hRS デコーダで受信した訂正不可能な RS フレームの数、読み取り時にクリア、飽和

6.6.2.47 RS_DECODER_FRAME_STAT_3 レジスタ (オフセット = 553h) [リセット = 0000h]

図 6-66 に、RS_DECODER_FRAME_STAT_3 を示し、表 6-71 に、その説明を示します。

概略表に戻ります。

図 6-66 RS_DECODER_FRAME_STAT_3 レジスタ
15141312111098
rs_dec_err_frame_cnt
R-0h
76543210
rs_dec_err_frame_cnt
R-0h
表 6-71 RS_DECODER_FRAME_STAT_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0rs_dec_err_frame_cntR0hRS デコーダで受信したエラーのある RS フレームの数、読み取り時にクリア、飽和

6.6.2.48 RGMII_CTRL レジスタ (オフセット = 600h) [リセット = 0120h]

RGMII_CTRL を 図 6-67 に示し、表 6-72 で説明しています。

概略表に戻ります。

図 6-67 RGMII_CTRL レジスタ
15141312111098
RESERVEDrgmii_rx_half_full_th
R-0hR/W-2h
76543210
rgmii_rx_half_full_thrgmii_tx_half_full_thrgmii_tx_if_eninvert_rgmii_txdinvert_rgmii_rxdRESERVED
R/W-2hR/W-2hR/W-0hR/W-0hR/W-0hR-0h
表 6-72 RGMII_CTRL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-10RESERVEDR0h予約済み
9-7rgmii_rx_half_full_thR/W2hRGMII RX 同期 FIFO ハーフ フル スレッショルド
6-4rgmii_tx_half_full_thR/W2hRGMII TX 同期 FIFO ハーフ フル スレッショルド
3rgmii_tx_if_enR/W0hRGMII 有効ビット
ストラップからのデフォルト
  • 0h = RGMII 無効
  • 1h = RGMII 有効
2invert_rgmii_txdR/W0hRGMII T x 配線順序を反転 - [3:0] を [0:3] にフルスワップ
  • 0h = RGMII Tx 配線順序を維持
  • 1h = RGMII Tx 配線順序を反転
1invert_rgmii_rxdR/W0hRGMII Rx 配線順序を反転 - [3:0] を [0:3] にフルスワップ
  • 0h = RGMII Rx 配線順序を維持
  • 1h = RGMII Rx 配線順序を反転
0RESERVEDR0h予約済み

6.6.2.49 RGMII_FIFO_STATUS レジスタ (オフセット = 601h) [リセット = 0000h]

RGMII_FIFO_STATUS を 図 6-68 に示し、表 6-73 で説明しています。

概略表に戻ります。

図 6-68 RGMII_FIFO_STATUS レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDrgmii_rx_af_full_errrgmii_rx_af_empty_errrgmii_tx_af_full_errrgmii_tx_af_empty_err
R-0hR/W0C-0hR/W0C-0hR/W0C-0hR/W0C-0h
表 6-73 RGMII_FIFO_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-4RESERVEDR0h予約済み
3rgmii_rx_af_full_errR/W0C0hRGMII RX FIFO のフル エラー
  • 0h = エンプティ FIFO エラーなし
  • 1h = RGMII TX のフル エラーが表示された
2rgmii_rx_af_empty_errR/W0C0hRGMII RX FIFO のエンプティ エラー
  • 0h = エンプティ FIFO エラーなし
  • 1h = RGMII RX のエンプティ エラーが表示された
1rgmii_tx_af_full_errR/W0C0hRGMII TX FIFO のフル エラー
  • 0h = エンプティ FIFO エラーなし
  • 1h = RGMII TX のフル エラーが表示された
0rgmii_tx_af_empty_errR/W0C0hRGMII TX FIFO のエンプティ エラー
  • 0h = エンプティ FIFO エラーなし
  • 1h = RGMII TX のエンプティ エラーが表示された

6.6.2.50 RGMII_DELAY_CTRL レジスタ (オフセット = 602h) [リセット = 0000h]

RGMII_DELAY_CTRL を 図 6-69 に示し、表 6-74 で説明しています。

概略表に戻ります。

図 6-69 RGMII_DELAY_CTRL レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDrx_clk_seltx_clk_sel
R-0hR/W-0hR/W-0h
表 6-74 RGMII_DELAY_CTRL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-2RESERVEDR0h予約済み
1rx_clk_selR/W0hRGMII モードでは、RXD Wrt RX_CLK の内部遅延を有効化または無効化します (RGMII_RX_CLK と RGMII_RXD が整列されている場合にこのモードを使用します)。遅延振幅は、レジスタ 0x430[7：4] のプログラムで設定できます。
  • 0h = クロックとデータが整列されている
  • 1h = クロックは RGMII_RX データに対して遅延
0tx_clk_selR/W0hRGMII モードでは、TXD wrt TX_CLK の内部遅延を有効化または無効化します (RGMII_TX_CLK と RGMII_TXD が整列されている場合にこのモードを使用します)。遅延振幅は、レジスタ 0x430[11：8] のプログラムで設定できます。
  • 0h = クロックとデータが整列されている
  • 1h = クロックは内部的に遅延

6.6.2.51 SGMII_CTRL_1 レジスタ (オフセット = 608h) [リセット = 007Bh]

図 6-70 に、SGMII_CTRL_1 を示し、表 6-75 に、その説明を示します。

概略表に戻ります。

SGMII レジスタ：DP83TG720S-Q1 でのみ使用可能

図 6-70 SGMII_CTRL_1 レジスタ
15141312111098
sgmii_tx_err_discfg_align_idx_forcecfg_align_idx_valuecfg_sgmii_encfg_sgmii_rx_pol_invert
R/W-0hR/W-0hR/W-0hR/W-0hR/W-0h
76543210
cfg_sgmii_tx_pol_invertRESERVEDRESERVEDRESERVEDsgmii_autoneg_timermr_an_enable
R/W-0hR-0hR-0hR-0hR/W-1hR/W-1h
表 6-75 SGMII_CTRL_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15sgmii_tx_err_disR/W0h1 = SGMII Txエラー表示無効
0 = SGMII TX エラー表示有効
14cfg_align_idx_forceR/W0hワード境界インデックスの選択を強制する
13-10cfg_align_idx_valueR/W0hcfg_align_idx_force = 1の場合
この値は iword 境界インデックスを設定します
9cfg_sgmii_enR/W0hSGMII 有効ビット
ストラップからのデフォルト
  • 0h = SGMII 無効
  • 1h = SGMII 有効
8cfg_sgmii_rx_pol_invertR/W0hSGMII RXバスの反転極性
  • 0h = 極性は反転していない
  • 1h = SGMII RX バス極性反転
7cfg_sgmii_tx_pol_invertR/W0hSGMII TXバスの反転極性
  • 0h = 極性は反転していない
  • 1h = SGMII TX バス極性反転
6-5RESERVEDR0h予約済み
4RESERVEDR0h予約済み
3RESERVEDR0h予約済み
2-1sgmii_autoneg_timerR/W1hSGMII 自動ネゴシエーション タイマの持続時間を選択します。
00：1.6ms
01：2us
10：800us
11：11ms
0mr_an_enableR/W1h1 = SGMII 自動ネゴシエーション有効
0 = SGMII 自動ネゴシエーション無効

6.6.2.52 SGMII_STATUS レジスタ (オフセット = 60Ah) [リセット = 0000h]

SGMII_STATUS を 図 6-71 に示し、表 6-76 で説明しています。

概略表に戻ります。

SGMII レジスタ：DP83TG720S-Q1 でのみ使用可能

図 6-71 SGMII_STATUS レジスタ
15141312111098
RESERVEDsgmii_page_receivedlink_status_1000bxmr_an_completecfg_align_encfg_sync_status
R-0hR-0hR-0hR-0hR-0hR-0h
76543210
cfg_align_idxcfg_state
R-0hR-0h
表 6-76 SGMII_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-13RESERVEDR0h予約済み
12sgmii_page_receivedR0h新しい自動ネゴシエーション ページが受信されたことを示します
  • 0h = 新しい自動ネゴシエーション ページを受信していない
  • 1h = 新しい自動ネゴシエーション ページを受信
10mr_an_completeR0hSGMII 自動ネゴシエーション完了を示す
  • 0h = SGMII 自動ネゴシエーション未完了
  • 1h = SGMII 自動ネゴシエーション完了
9cfg_align_enR0hワード境界 FSM - 整列表示
8cfg_sync_statusR0hワード境界 FSM - 同期ステータス表示
  • 0h = 同期未完了
  • 1h = 同期完了
7-4cfg_align_idxR0hワード境界インデックスの選択
3-0cfg_stateR0hワード境界 FSM 状態

6.6.2.53 SGMII_CTRL_2 レジスタ (オフセット = 60Ch) [リセット = 001Bh]

図 6-72 に、SGMII_CTRL_2 を示し、表 6-77 に、その説明を示します。

概略表に戻ります。

SGMII レジスタ：DP83TG720S-Q1 でのみ使用可能

図 6-72 SGMII_CTRL_2 レジスタ
15141312111098
RESERVEDRESERVED
R-0hR-0h
76543210
RESERVEDmr_restart_antx_half_full_thrx_half_full_th
R-0hR/WSC,0-0hR/W-3hR/W-3h
表 6-77 SGMII_CTRL_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7RESERVEDR0h予約済み
6mr_restart_anR/WSC、00hSGMII 自動ネゴシエーションを再開
5-3tx_half_full_thR/W3hSGMII TX 同期 FIFO ハーフ フル スレッショルド
2-0rx_half_full_thR/W3hSGMII RX 同期 FIFO ハーフ フル スレッショルド

6.6.2.54 SGMII_FIFO_STATUS レジスタ (オフセット = 60Dh) [リセット = 0000h]

SGMII_FIFO_STATUS を 図 6-73 に示し、表 6-78 で説明しています。

概略表に戻ります。

SGMII レジスタ：DP83TG720S-Q1 でのみ使用可能

図 6-73 SGMII_FIFO_STATUS レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDsgmii_rx_af_full_errsgmii_rx_af_empty_errsgmii_tx_af_full_errsgmii_tx_af_empty_err
R-0hR/W0C-0hR/W0C-0hR/W0C-0hR/W0C-0h
表 6-78 SGMII_FIFO_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-4RESERVEDR0h予約済み
3sgmii_rx_af_full_errR/W0C0hSGMII RX FIFO のフル エラー
  • 0h = エラー表示なし
  • 1h = SGMII RX FIFO フル エラーが表示された
2sgmii_rx_af_empty_errR/W0C0hSGMII RX FIFO のエンプティ エラー
  • 0h = エラー表示なし
  • 1h = SGMII RX FIFO エンプティ エラーが表示された
1sgmii_tx_af_full_errR/W0C0hSGMII TX FIFO のフル エラー
  • 0h = エラー表示なし
  • 1h = SGMII TX FIFO フル エラーが表示された
0sgmii_tx_af_empty_errR/W0C0hSGMII TX FIFO のエンプティ エラー
  • 0h = エラー表示なし
  • 1h = SGMII TX FIFO エンプティ エラーが表示された

6.6.2.55 PRBS_STATUS_1 レジスタ (オフセット = 618h) [リセット = 0000h]

図 6-74 に、PRBS_STATUS_1 を示し、表 6-79 に、その説明を示します。

概略表に戻ります。

図 6-74 PRBS_STATUS_1 レジスタ
15141312111098
RESERVED
R-0h
76543210
prbs_err_ov_cnt
R-0h
表 6-79 PRBS_STATUS_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8RESERVEDR0h予約済み
7-0prbs_err_ov_cntR0hPRBS チェッカが受信したエラー カウンタ オーバーフロー カウンタを保持します。
レジスタ prbs_status_6 のビット [0] またはビット [1] に書き込みが行われると、このレジスタの値はロックされます。カウンタは 0xFF で停止します。
注：PRBS カウンタがシングルモードで動作している場合、オーバーフロー カウンタはアクティブではありません。

6.6.2.56 PRBS_CTRL_1 レジスタ (オフセット = 619h) [リセット = 0574h]

図 6-75 に、PRBS_CTRL_1 を示し、表 6-80 に、その説明を示します。

概略表に戻ります。

図 6-75 PRBS_CTRL_1 レジスタ
15141312111098
RESERVEDRESERVEDsend_pktRESERVEDcfg_prbs_chk_sel
R-0hR-0hR/WMC,0-0hR-0hR/W-5h
76543210
RESERVEDcfg_prbs_gen_selcfg_prbs_cnt_modecfg_prbs_chk_enablecfg_pkt_gen_prbspkt_gen_en
R-0hR/W-7hR/W-0hR/W-1hR/W-0hR/W-0h
表 6-80 PRBS_CTRL_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-14RESERVEDR0h予約済み
13RESERVEDR0h予約済み
12send_pktR/WMC、00hCRC 付きの固定 / 増分データを含む MAC パケットの生成を有効にする
(pkt_gen_en を設定し、cfg_pkt_gen_prbs をクリアする必要があります)
pkt_done が設定されると自動的にクリアされます
  • 0h = MAC パケットを停止
  • 1h = CRC 付き MAC パケットを送信
11RESERVEDR0h予約済み
10-8cfg_prbs_chk_selR/W5h000：チェッカは RGMII TX から受信
001：チェッカが SGMII TX を受信
101：チェッカーが Cu RX から受信
7RESERVEDR0h予約済み
6-4cfg_prbs_gen_selR/W7h000：PRBS が RGMII RX に送信
001：PRBS が SGMII RX に送信
101：PRBS が Cu TX に送信
3cfg_prbs_cnt_modeR/W0h1 = 連続モード。PRBS カウンタの 1 つが最大値に達すると、パルスが生成され、カウンタはゼロから再度カウントを開始します
0 = シングル モード。PRBS カウンタの 1 つが最大値に達すると、PRBS チェッカはカウントを停止します。
2cfg_prbs_chk_enableR/W1hPRBS チェッカ xbar を有効にする (データを受信するため)
0x63C、0x63D、0x63E のカウンタを有効にする
  • 0h = PRBS チェッカを無効化
  • 1h = PRBS チェッカを有効化
1cfg_pkt_gen_prbsR/W0h設定されている場合：
（1）pkt_gen_enがセットされている場合、PRBS　パケットが連続的に生成されます
（3）pkt_gen_en がクリアされているときは、次のようにクリアされていれば PRBS RX チェッカは有効のままです
。
（1）pkt_gen_enが設定されている場合、非 PRBS パケットが生成されます
（3）pkt_gen_en がクリアされると、PRBS RX チェッカも無効になります
  • 0h = PRBS パケットを停止
  • 1h = PRBS パケットを送信
0pkt_gen_enR/W0h1 = パケット / PRBS ジェネレータを有効化
0 = パケット / PRBS ジェネレータを無効化

6.6.2.57 PRBS_CTRL_2 レジスタ (オフセット = 61Ah) [リセット = 05DCh]

図 6-76 に、PRBS_CTRL_2 を示し、表 6-81 に、その説明を示します。

概略表に戻ります。

図 6-76 PRBS_CTRL_2 レジスタ
15141312111098
cfg_pkt_len_prbs
R/W-5DCh
76543210
cfg_pkt_len_prbs
R/W-5DCh
表 6-81 PRBS_CTRL_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0cfg_pkt_len_prbsR/W5DChPRBS パケットと MAC パケット (CRC 付き) の長さ (バイト単位)

6.6.2.58 PRBS_CTRL_3 レジスタ (オフセット = 61Bh) [リセット = 007Dh]

図 6-77 に、PRBS_CTRL_3 を示し、表 6-82 に、その説明を示します。

概略表に戻ります。

図 6-77 PRBS_CTRL_3 レジスタ
15141312111098
RESERVED
R-0h
76543210
cfg_ipg_len
R/W-7Dh
表 6-82 PRBS_CTRL_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8RESERVEDR0h予約済み
7-0cfg_ipg_lenR/W7Dhパケット間のパケット間隔 (バイト単位)

6.6.2.59 PRBS_STATUS_2 レジスタ (オフセット = 61Ch) [リセット = 0000h]

図 6-78 に、PRBS_STATUS_2 を示し、表 6-83 に、その説明を示します。

概略表に戻ります。

図 6-78 PRBS_STATUS_2 レジスタ
15141312111098
prbs_byte_cnt
R-0h
76543210
prbs_byte_cnt
R-0h
表 6-83 PRBS_STATUS_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0prbs_byte_cntR0hPRBS チェッカが受信した全バイトを保持します。
レジスタ prbs_status_6 のビット [0] またはビット [1] に書き込みが行われると、このレジスタの値はロックされます。
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFFFF で停止します

6.6.2.60 PRBS_STATUS_3 レジスタ (オフセット = 61Dh) [リセット = 0000h]

図 6-79 に、PRBS_STATUS_3 を示し、表 6-84 に、その説明を示します。

概略表に戻ります。

図 6-79 PRBS_STATUS_3 レジスタ
15141312111098
prbs_pkt_cnt_15_0
R-0h
76543210
prbs_pkt_cnt_15_0
R-0h
表 6-84 PRBS_STATUS_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0prbs_pkt_cnt_15_0R0hPRBS チェッカが受信したパケットの全ビット [15:0]
レジスタ prbs_status_6 のビット[0] またはビット[1] に書き込みが行われると、このレジスタの値はロックされます。
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFFFFFFFF で停止します

6.6.2.61 PRBS_STATUS_4 レジスタ (オフセット = 61Eh) [リセット = 0000h]

図 6-80 に、PRBS_STATUS_4 を示し、表 6-85 に、その説明を示します。

概略表に戻ります。

図 6-80 PRBS_STATUS_4 レジスタ
15141312111098
prbs_pkt_cnt_31_16
R-0h
76543210
prbs_pkt_cnt_31_16
R-0h
表 6-85 PRBS_STATUS_4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0prbs_pkt_cnt_31_16R0hPRBS チェッカが受信した全パケットのビット　[31:16]
レジスタ prbs_status_6 のビット [0] またはビット [1] に書き込みが行われると、このレジスタの値はロックされます。
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFFFFFFFF で停止します

6.6.2.62 PRBS_STATUS_6 レジスタ (オフセット = 620h) [リセット = 0000h]

図 6-81 に、PRBS_STATUS_6 を示し、表 6-86 に、その説明を示します。

概略表に戻ります。

図 6-81 PRBS_STATUS_6 レジスタ
15141312111098
RESERVEDpkt_donepkt_gen_busyprbs_pkt_ovprbs_byte_ovprbs_lock
R-0hR-0hR-0hR-0hR-0hR-0h
76543210
prbs_err_cnt
R-0h
表 6-86 PRBS_STATUS_6 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-13RESERVEDR0h予約済み
12pkt_doneR0hすべての CRC 付き MAC パケットが送信されるときに設定されます
  • 0h = MAC パケットを送信中
  • 1h = MAC パケット送信完了
11pkt_gen_busyR0h1 = パケット ジェネレータが動作中
0 = パケット ジェネレータは動作していない
10prbs_pkt_ovR0h設定されている場合、パケット カウンタがオーバーフローに達したことを意味します
PRBS カウンタがクリアされるとオーバーフローもクリアされます - prbs_status_6 のビット #1 を設定することで実行されます
  • 0h = オーバーフローなし
  • 1h = パケット カウンタ オーバーフロー
9prbs_byte_ovR0h設定されている場合、バイト カウンタがオーバーフローに達したことを意味します
PRBS カウンタがクリアされるとオーバーフローもクリアされます - prbs_status_6 のビット #1of設定することで実行されます
  • 0h = オーバーフローなし
  • 1h = バイト カウンタ オーバーフロー
8prbs_lockR0h1 = 受信したバイト ストリームでPRBS チェッカが同期およびロック
0 = PRBS チェッカはロックされていない
  • 0h = PRBS チェッカはロックしていない
  • 1h = 受信したバイト ストリームで PRBS チェッカがロックおよび同期
7-0prbs_err_cntR0hPRBS チェッカ値によって受信されたエラービット数を保持
このレジスタは、ビット[0] またはビット[1] への書き込みが完了するとロックされます
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFF で停止します
注：ビット0 を書き込むと、PRBS カウンタのロック信号が生成されます。
ビット1 を書き込むと、PRBS カウンタのロック信号およびクリア信号が生成されます

6.6.2.63 PRBS_STATUS_8 レジスタ (オフセット = 622h) [リセット = 0000h]

図 6-82 に、PRBS_STATUS_8 を示し、表 6-87 に、その説明を示します。

概略表に戻ります。

図 6-82 PRBS_STATUS_8 レジスタ
15141312111098
pkt_err_cnt_15_0
R-0h
76543210
pkt_err_cnt_15_0
R-0h
表 6-87 PRBS_STATUS_8 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pkt_err_cnt_15_0R0hPRBS チェッカが受信したエラーのあるパケットの合計数のビット [15:0]
レジスタ　prbs_status_6　のビット[0]　またはビット[1]　に書き込みが行われると、このレジスタの値はロックされます。
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFFFFFFFF で停止します

6.6.2.64 PRBS_STATUS_9 レジスタ (オフセット = 623h) [リセット = 0000h]

図 6-83 に、PRBS_STATUS_9 を示し、表 6-88 に、その説明を示します。

概略表に戻ります。

図 6-83 PRBS_STATUS_9 レジスタ
15141312111098
pkt_err_cnt_31_16
R-0h
76543210
pkt_err_cnt_31_16
R-0h
表 6-88 PRBS_STATUS_9 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pkt_err_cnt_31_16R0hPRBS チェッカが受信したエラーのあるパケットの合計数のビット [31:16]
レジスタ prbs_status_6 のビット[0] またはビット[1] に書き込みが行われると、このレジスタの値はロックされます。
PRBS カウント モードが 0 に設定されている場合、カウントは 0xFFFFFFFF で停止します

6.6.2.65 PRBS_CTRL_4 レジスタ (オフセット = 624h) [リセット = 5511h]

図 6-84 に、PRBS_CTRL_4 を示し、表 6-89 に、その説明を示します。

概略表に戻ります。

図 6-84 PRBS_CTRL_4 レジスタ
15141312111098
cfg_pkt_data
R/W-55h
76543210
cfg_pkt_modecfg_pattern_vld_bytescfg_pkt_cnt
R/W-0hR/W-2hR/W-1h
表 6-89 PRBS_CTRL_4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8cfg_pkt_dataR/W55h修正データモードで送信する固定データ
7-6cfg_pkt_modeR/W0h
  • 0h = 増分
  • 1h = 固定
  • 2h = PRBS
  • 3h = PRBS
5-3cfg_pattern_vld_bytesR/W2hパケット内の有効なパターンのバイト数 (最大 6)
  • 0h = 0 バイト
  • 1h = 1 バイト
  • 2h = 2 バイト
  • 3h = 3 バイト
  • 4h = 4 バイト
  • 5h = 5 バイト
  • 6h = 6 バイト
  • 7h = 6 バイト
2-0cfg_pkt_cntR/W1h000b = 1 パケット
001b = 10 パケット
010b = 100 パケット
011b = 1000 パケット
100b = 10000 パケット
101b = 100000 パケット
110b = 1000000 パケット
111b = 連続パケット

6.6.2.66 PRBS_CTRL_5 レジスタ (オフセット = 625h) [リセット = 0000h]

図 6-85 に、PRBS_CTRL_5 を示し、表 6-90 に、その説明を示します。

概略表に戻ります。

図 6-85 PRBS_CTRL_5 レジスタ
15141312111098
pattern_15_0
R/W-0h
76543210
pattern_15_0
R/W-0h
表 6-90 PRBS_CTRL_5 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pattern_15_0R/W0hパターンのビット 15:0

6.6.2.67 PRBS_CTRL_6 レジスタ (オフセット = 626h) [リセット = 0000h]

図 6-86 に、PRBS_CTRL_6 を示し、表 6-91 に、その説明を示します。

概略表に戻ります。

図 6-86 PRBS_CTRL_6 レジスタ
15141312111098
pattern_31_16
R/W-0h
76543210
pattern_31_16
R/W-0h
表 6-91 PRBS_CTRL_6 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pattern_31_16R/W0hパターンのビット 31:16

6.6.2.68 PRBS_CTRL_7 レジスタ (オフセット = 627h) [リセット = 0000h]

図 6-87 に、PRBS_CTRL_7 を示し、表 6-92 に、その説明を示します。

概略表に戻ります。

図 6-87 PRBS_CTRL_7 レジスタ
15141312111098
pattern_47_32
R/W-0h
76543210
pattern_47_32
R/W-0h
表 6-92 PRBS_CTRL_7 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pattern_47_32R/W0hパターンのビット 47:32

6.6.2.69 PRBS_CTRL_8 レジスタ (オフセット = 628h) [リセット = 0000h]

図 6-88 に、PRBS_CTRL_8 を示し、表 6-93 に、その説明を示します。

概略表に戻ります。

図 6-88 PRBS_CTRL_8 レジスタ
15141312111098
pmatch_data_15_0
R/W-0h
76543210
pmatch_data_15_0
R/W-0h
表 6-93 PRBS_CTRL_8 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pmatch_data_15_0R/W0hパーフェクトマッチデータのビット15：0 - DA（宛先アドレス）一致に使用されます

6.6.2.70 PRBS_CTRL_9 レジスタ (オフセット = 629h) [リセット = 0000h]

図 6-89 に、PRBS_CTRL_9 を示し、表 6-94 に、その説明を示します。

概略表に戻ります。

図 6-89 PRBS_CTRL_9 レジスタ
15141312111098
pmatch_data_31_16
R/W-0h
76543210
pmatch_data_31_16
R/W-0h
表 6-94 PRBS_CTRL_9 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pmatch_data_31_16R/W0hパーフェクトマッチデータのビット31：16 - DA（宛先アドレス）一致に使用されます

6.6.2.71 PRBS_CTRL_10 レジスタ (オフセット = 62Ah) [リセット = 0000h]

図 6-90 に、PRBS_CTRL_10 を示し、表 6-95 に、その説明を示します。

概略表に戻ります。

図 6-90 PRBS_CTRL_10 レジスタ
15141312111098
pmatch_data_47_32
R/W-0h
76543210
pmatch_data_47_32
R/W-0h
表 6-95 PRBS_CTRL_10 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0pmatch_data_47_32R/W0hパーフェクトマッチデータのビット47：32 - DA（宛先アドレス）一致に使用されます

6.6.2.72 CRC_STATUS レジスタ (オフセット = 638h) [リセット = 0000h]

図 6-91 に CRC_STATUS を示し、表 6-96 に、その説明を示します。

概略表に戻ります。

図 6-91 CRC_STATUS レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDrx_bad_crctx_bad_crc
R-0hR-0hR-0h
表 6-96 CRC_STATUS レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-2RESERVEDR0h予約済み
1rx_bad_crcR0hCu RX で受信されたパケットの CRC エラー表示
  • 0h = CRC エラーなし
  • 1h = CRC エラー
0tx_bad_crcR0hCu TX で送信されたパケットにおける CRC エラー表示
  • 0h = CRC エラーなし
  • 1h = CRC エラー

6.6.2.73 PKT_STAT_1 レジスタ (オフセット = 639h) [リセット = 0000h]

図 6-92 に、PKT_STAT_1 を示し、表 6-97 に、その説明を示します。

概略表に戻ります。

図 6-92 PKT_STAT_1 レジスタ
15141312111098
tx_pkt_cnt_15_0
R-0h
76543210
tx_pkt_cnt_15_0
R-0h
表 6-97 PKT_STAT_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0tx_pkt_cnt_15_0R0hTx パケットカウンタの下位 16 ビット
注：0x639、0x63A、0x63B を順に読み出すと、レジスタはクリアされます

6.6.2.74 PKT_STAT_2 レジスタ (オフセット = 63Ah) [リセット = 0000h]

図 6-93 に、PKT_STAT_2 を示し、表 6-98 に、その説明を示します。

概略表に戻ります。

図 6-93 PKT_STAT_2 レジスタ
15141312111098
tx_pkt_cnt_31_16
R-0h
76543210
tx_pkt_cnt_31_16
R-0h
表 6-98 PKT_STAT_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0tx_pkt_cnt_31_16R0hTx パケット カウンタの上位 16 ビット
注：0x639、0x63A、0x63B を順に読み出すと、レジスタはクリアされます

6.6.2.75 PKT_STAT_3 レジスタ (オフセット = 63Bh) [リセット = 0000h]

図 6-94 に、PKT_STAT_3 を示し、表 6-99 に、その説明を示します。

概略表に戻ります。

図 6-94 PKT_STAT_3 レジスタ
15141312111098
tx_err_pkt_cnt
R-0h
76543210
tx_err_pkt_cnt
R-0h
表 6-99 PKT_STAT_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0tx_err_pkt_cntR0hエラーあり Tx パケット (CR Cエラー) カウンタ
注：0x639、0x63A、0x63B を順に読み出すと、レジスタはクリアされます

6.6.2.76 PKT_STAT_4 レジスタ (オフセット = 63Ch) [リセット = 0000h]

図 6-95 に、PKT_STAT_4 を示し、表 6-100 に、その説明を示します。

概略表に戻ります。

図 6-95 PKT_STAT_4 レジスタ
15141312111098
rx_pkt_cnt_15_0
R-0h
76543210
rx_pkt_cnt_15_0
R-0h
表 6-100 PKT_STAT_4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0rx_pkt_cnt_15_0R0hRx パケット カウンタの下位 16 ビット
注：0x63C、0x63D、0x63E を順に読み出すと、レジスタはクリアされます

6.6.2.77 PKT_STAT_5 レジスタ (オフセット = 63Dh) [リセット = 0000h]

図 6-96 に、PKT_STAT_5 を示し、表 6-101 に、その説明を示します。

概略表に戻ります。

図 6-96 PKT_STAT_5 レジスタ
15141312111098
rx_pkt_cnt_31_16
R-0h
76543210
rx_pkt_cnt_31_16
R-0h
表 6-101 PKT_STAT_5 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0rx_pkt_cnt_31_16R0hRx パケット カウンタの上位 16 ビット
注：0x63C、0x63D、0x63E を順に読み出すと、レジスタはクリアされます

6.6.2.78 PKT_STAT_6 レジスタ (オフセット = 63Eh) [リセット = 0000h]

図 6-97 に、PKT_STAT_6 を示し、表 6-102 に、その説明を示します。

概略表に戻ります。

図 6-97 PKT_STAT_6 レジスタ
15141312111098
rx_err_pkt_cnt
R-0h
76543210
rx_err_pkt_cnt
R-0h
表 6-102 PKT_STAT_6 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0rx_err_pkt_cntR0hエラーあり Rxパケット (CRC エラー) カウンタ
注：0x63C、0x63D、0x63E を順に読み出すと、レジスタはクリアされます

6.6.2.79 SQI_REG_1 レジスタ (オフセット = 871h) [リセット = 0000h]

図 6-98 に、SQI_REG_1 を示し、表 6-103 に、その説明を示します。

概略表に戻ります。

図 6-98 SQI_REG_1 レジスタ
15141312111098
RESERVED
R-0h
76543210
worst_sqi_outRESERVEDsqi_outRESERVED
R-0hR-0hR-0hR-0h
表 6-103 SQI_REG_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8RESERVEDR0h予約済み
7-5worst_sqi_outR0h3 ビット 前回の読み取り以降の Wprst SQI (上記の SQI マッピングを参照)
読み出し時にクリア
4RESERVEDR0h予約済み
3-1sqi_outR0h3 ビット SQI -
(この mse は平均二乗誤差 0x875[9:0] のこと)
0b000 = MSE > 102
0b001 = 81 < MSE ≤102
0b010 = 65 < MSE ≤ 81
0b011 = 51 < MSE ≤ 65
0b100 = 41 < MSE ≤ 51
0b101 = 32 < MSE ≤ 41
0b110 = 25 < MSE ≤ 32
0b111 = MSE ≤ 25
0RESERVEDR0h予約済み

6.6.2.80 DSP_REG_74 レジスタ (オフセット = 874h) [リセット = 0000h]

図 6-99 に、DSP_REG_74 を示し、表 6-104 に、その説明を示します。

概略表に戻ります。

図 6-99 DSP_REG_74 レジスタ
15141312111098
worst_peak_mse_out
R-0h
76543210
peak_mse_out
R-0h
表 6-104 DSP_REG_74 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-8worst_peak_mse_outR0hTC12 (前述のピーク MSE マッピングを参照) の読み取り時にクリアされた最後の読み取り以降の最大 MSE 出力
7-0peak_mse_outR0hTC12 に基づくピーク MSE -
この値は 0.0625* 2 乗スライサの平均誤差 (最大値= 0.015625) です。実際の 2 乗スライサ誤差を得るには、この値を 248 で割ります。

6.6.2.81 DSP_REG_75 レジスタ (オフセット = 875h) [リセット = 0000h]

図 6-100 に、DSP_REG_75 を示し、表 6-105 に、その説明を示します。

概略表に戻ります。

図 6-100 DSP_REG_75 レジスタ
15141312111098
RESERVEDRESERVEDmse_lock
R-0hR-0hR-0h
76543210
mse_lock
R-0h
表 6-105 DSP_REG_75 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-12RESERVEDR0h予約済み
11-10RESERVEDR0h予約済み
9-0mse_lockR0hSQI マッピングに使用される 10 ビット MSE。(MSE = レシーバの平均二乗誤差)

6.6.2.82 PMA_PMD_CONTROL_1 レジスタ (オフセット = 1000h) [リセット = 0000h]

図 6-101 に、PMA_PMD_CONTROL_1 を示し、表 6-106 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-101 PMA_PMD_CONTROL_1 レジスタ
15141312111098
pma_reset_2RESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0h
76543210
RESERVED
R-0h
表 6-106 PMA_PMD_CONTROL_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15pma_reset_2R0h1 = PMA/PMD リセット
0 = 通常動作
注- RW ビット、セルフ クリア
14-12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10-0RESERVEDR0h予約済み

6.6.2.83 PMA_PMD_CONTROL_2 レジスタ (オフセット = 1007h) [リセット = 003Dh]

図 6-102 に、PMA_PMD_CONTROL_2 を示し、表 6-107 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-102 PMA_PMD_CONTROL_2 レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDcfg_pma_type_selection
R-0hR/W-3Dh
表 6-107 PMA_PMD_CONTROL_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-6RESERVEDR0h予約済み
5-0cfg_pma_type_selectionR/W3Dhデバイスの BASE-T1 タイプの選択
  • 3Dh = デバイスのBASE-T1 タイプの選択

6.6.2.84 PMA_PMD_TRANSMIT_DISABLE レジスタ (オフセット = 1009h) [リセット = 0000h]

PMA_PMD_TRANSMIT_DISABLE を 図 6-103 に示し、表 6-108 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-103 PMA_PMD_TRANSMIT_DISABLE レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDcfg_transmit_disable_2
R-0hR-0h
表 6-108 PMA_PMD_TRANSMIT_DISABLE レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-1RESERVEDR0h予約済み
0cfg_transmit_disable_2R0h1 = 送信ディセーブル
0 = 通常動作
注 - RW ビット

6.6.2.85 PMA_PMD_EXTENDED_ABILITY2 レジスタ (オフセット = 100Bh) [リセット = 0800h]

図 6-104 に、PMA_PMD_EXTENDED_ABILITY2 を示し、表 6-109 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-104 PMA_PMD_EXTENDED_ABILITY2 レジスタ
15141312111098
RESERVEDbase_t1_extended_abilitiesRESERVED
R-0hR-1hR-0h
76543210
RESERVED
R-0h
表 6-109 PMA_PMD_EXTENDED_ABILITY2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-12RESERVEDR0h予約済み
11base_t1_extended_abilitiesR1h1 = PMA/PMD にレジスタにリストされた BASE-T1 拡張機能あり
1.18
0 = PMA/PMD に BASE-T1 拡張機能なし
10-0RESERVEDR0h予約済み

6.6.2.86 PMA_PMD_EXTENDED_ABILITY レジスタ (オフセット = 1012h) [リセット = 0002h]

PMA_PMD_EXTENDED_ABILITY を 図 6-105 に示し、表 6-110 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-105 PMA_PMD_EXTENDED_ABILITY レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDmr_1000_base_t1_abilitymr_100_base_t1_ability
R-0hR-1hR-0h
表 6-110 PMA_PMD_EXTENDED_ABILITY レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-2RESERVEDR0h予約済み
1mr_1000_base_t1_abilityR1h1 = PMA/PMD は 1000BASE-T1 を実行可
0 = PMA/PMDは1000BASE-T1 を実行不可
0mr_100_base_t1_abilityR0h1 = PMA/PMD は 100BASE-T1 を実行可
0 = PMA/PMDは100BASE-T1 を実行不可

6.6.2.87 PMA_PMD_CONTROL レジスタ (オフセット = 1834h) [リセット = 8001h]

PMA_PMD_CONTROL を 図 6-106 に示し、表 6-111 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-106 PMA_PMD_CONTROL レジスタ
15141312111098
RESERVEDcfg_master_slave_valRESERVED
R-0hR/W-0hR-0h
76543210
RESERVEDRESERVED
R-0hR-0h
表 6-111 PMA_PMD_CONTROL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15RESERVEDR0h予約済み
14cfg_master_slave_valR/W0h1 = PHY をマスタとして構成
0 = PHY をスレーブとして構成
13-4RESERVEDR0h予約済み
3-0RESERVEDR0h予約済み

6.6.2.88 PMA_CONTROL レジスタ (オフセット = 1900h) [リセット = 0000h]

PMA_CONTROL を 図 6-107 に示し、表 6-112 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-107 PMA_CONTROL レジスタ
15141312111098
pma_resetcfg_transmit_disableRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0h
76543210
RESERVED
R-0h
表 6-112 PMA_CONTROL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15pma_resetR0h1 = PMA/PMD リセット
0 = 通常動作
注-RW ビット、セルフ クリア
14cfg_transmit_disableR0h1 = 送信ディセーブル
0 = 通常動作
注 - RW ビット
13-12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10-0RESERVEDR0h予約済み

6.6.2.89 PMA_STATUS レジスタ (オフセット = 1901h) [リセット = 0900h]

PMA_STATUS を 図 6-108 に示し、表 6-113 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-108 PMA_STATUS レジスタ
15141312111098
RESERVEDoam_abilityeee_abilityreceive_fault_abilitylow_power_ability
R-0hR-1hR-0hR-0hR-1h
76543210
RESERVEDreceive_polarityreceive_faultpma_receive_link_status_ll
R-0hR-0hR-0hR/W0S-0h
表 6-113 PMA_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-12RESERVEDR0h予約済み
11oam_abilityR1h1 = PHY は 1000BASE-T1 OAM 機能を備えている
0 = PHY は 1000BASE-T1 OAM 機能を備えていない
10eee_abilityR0h1 = PHY は EEE 機能を備えている
0 = PHY は EEE 機能を備えていない
9receive_fault_abilityR0h1 = PMA/PMD には受信パスの故障条件を検出する機能あり
0 = PMA/PMD は受信パスのフォルト条件を検出する機能なし
8low_power_abilityR1h1 = PMA/PMD には低消費電力機能あり
0 = PMA/PMD には低消費電力機能なし
7-3RESERVEDR0h予約済み
2receive_polarityR0h1 = 受信極性を反転する
0 = 受信極性を反転しない
1receive_faultR0h1 = 故障条件が検出された
0 = 故障条件は検出されていない

6.6.2.90 TRAINING レジスタ (オフセット = 1902h) [リセット = 0002h]

TRAINING を 図 6-109 に示し、表 6-114 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-109 TRAINING レジスタ
15141312111098
RESERVEDcfg_training_user_fld
R-0hR/W-0h
76543210
cfg_training_user_fldRESERVEDcfg_oam_encfg_eee_en
R/W-0hR-0hR/W-1hR/W-0h
表 6-114 TRAINING レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10-4cfg_training_user_fldR/W0hリンク パートナーに送信するための 7 ビットのユーザー定義フィールド
3-2RESERVEDR0h予約済み
1cfg_oam_enR/W1h1 = 1000BASE-T1 OAM 機能がリンクパートナーにアドバタイズされる
0 = 1000BASE-T1 OAM 機能がリンク パートナーにアドバタイズされない
0cfg_eee_enR/W0h1 = EEE 機能がリンクパートナーにアドバタイズされる
0 = EEE 機能がリンク パートナーにアドバタイズされない

6.6.2.91 LP_TRAINING レジスタ (オフセット = 1903h) [リセット = 0000h]

LP_TRAINING を 図 6-110 に示し、表 6-115 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-110 LP_TRAINING レジスタ
15141312111098
RESERVEDlp_training_user_fld
R-0hR-0h
76543210
lp_training_user_fldRESERVEDlp_oam_advlp_eee_adv
R-0hR-0hR-0hR-0h
表 6-115 LP_TRAINING レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
10-4lp_training_user_fldR0hリンク パートナーから受信した 7 ビットのユーザー定義フィールド
3-2RESERVEDR0h予約済み
1lp_oam_advR0h1 = リンク パートナーは 1000BASE-T1 OAM 機能を備えている
0 = リンク パートナーは 1000BASE-T1 OAM 機能を備えていない
0lp_eee_advR0h1 = リンクパートナーに EEE 機能があり
0 = リンク パートナーに EEE 機能なし

6.6.2.92 TEST_MODE_CONTROL レジスタ (オフセット = 1904h) [リセット = 0000h]

TEST_MODE_CONTROL を 図 6-111 に示し、表 6-116 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x1) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-111 TEST_MODE_CONTROL レジスタ
15141312111098
cfg_test_modeRESERVED
R/W-0hR-0h
76543210
RESERVED
R-0h
表 6-116 TEST_MODE_CONTROL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-13cfg_test_modeR/W0h111 = テスト モード 7
110 =テスト モード 6
101 =テスト モード 5
100 =テスト モード 4
011 =予約済み
010 =テスト モード 2
001 =テスト モード 1
000 =通常 (非テスト) 動作
12-0RESERVEDR0h予約済み

6.6.2.93 PCS_CONTROL レジスタ (オフセット = 3900h) [リセット = 0000h]

PCS_CONTROL を 図 6-112 に示し、表 6-117 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-112 PCS_CONTROL レジスタ
15141312111098
pcs_resetRESERVEDRESERVED
R-0hR-0hR-0h
76543210
RESERVED
R-0h
表 6-117 PCS_CONTROL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15pcs_resetR0h注- RW ビット、セルフ クリア ビット
  • 0h = 通常動作
  • 1h = PCS リセット
14RESERVEDR0h予約済み
13-0RESERVEDR0h予約済み

6.6.2.94 PCS_STATUS レジスタ (オフセット = 3901h) [リセット = 0000h]

PCS_STATUS を 図 6-113 に示し、表 6-118 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-113 PCS_STATUS レジスタ
15141312111098
RESERVEDRESERVEDRESERVEDRESERVEDRESERVED
R-0hR-0hR-0hR-0hR-0h
76543210
pcs_faultRESERVEDpcs_receive_link_status_llRESERVED
R-0hR-0hR/W0S-0hR-0h
表 6-118 PCS_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-12RESERVEDR0h予約済み
11RESERVEDR0h予約済み
10RESERVEDR0h予約済み
9RESERVEDR0h予約済み
8RESERVEDR0h予約済み
7pcs_faultR0h
  • 0h = 故障条件は検出されていない
  • 1h = 故障条件が検出された
6-3RESERVEDR0h予約済み
1-0RESERVEDR0h予約済み

6.6.2.95 PCS_STATUS_2 レジスタ (オフセット = 3902h) [リセット = 0000h]

図 6-114 に、PCS_STATUS_2 を示し、表 6-119 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-114 PCS_STATUS_2 レジスタ
15141312111098
RESERVEDpcs_receive_link_statushi_rferblock_lock
R-0hR-0hR-0hR-0h
76543210
hi_rfer_lhblock_lock_llRESERVED
R/W0C-0hR/W0S-0hR-0h
表 6-119 PCS_STATUS_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-11RESERVEDR0h予約済み
9hi_rferR0h
  • 0h = PCS は High BER を報告していない
  • 1h = PCS が High BERを報告している
8block_lockR0h
  • 0h = PCS は受信ブロックにロックされていない
  • 1h = PCS は受信ブロックにロックされている
7hi_rfer_lhR/W0C0h
  • 0h = PCS は High BER を報告していない
  • 1h = PCS は High BER を報告している
6block_lock_llR/W0S0h
  • 0h = PCS にブロック ロックなし
  • 1h = PCS にブロックロックあり
5-0RESERVEDR0h予約済み

6.6.2.96 OAM_TRANSMIT レジスタ (オフセット = 3904h) [リセット = 0000h]

OAM_TRANSMIT を 図 6-115 に示し、表 6-120 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-115 OAM_TRANSMIT レジスタ
15141312111098
mr_tx_validmr_tx_togglemr_tx_receivedmr_tx_received_togglemr_tx_message_num
R/WMC,0-0hR-0hR-0hR-0hR/W-0h
76543210
RESERVEDmr_rx_pingmr_tx_pingmr_tx_snr
R-0hR-0hR/W-0hR-0h
表 6-120 OAM_TRANSMIT レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15mr_tx_validR/WMC、00hこのビットは、レジスタ 3.2308.11：8、3.2309、3.2310、3.2311、および 3.2312 のメッセージ データが有効でロード可能であることを示すために使用されます。
ステートマシンによってレジスタが
ロードされると、このビットは自己クリアされます。
1 = レジスタのメッセージ データ有効
0 = レジスタのメッセージ データ無効
14mr_tx_toggleR0hメッセージとともに送信する値を切り替えます。
このビットはステートマシンによって設定されるため、ユーザーがオーバーライドすることはできません。
13mr_tx_receivedR0hこのビットは読み出すと自動的にクリアされます。
1 = リンクパートナーが受信した 1000BASE-T1 OAM メッセージ
0 = リンクパートナーが受信していない 1000BASE-T1 OAM メッセージ
12mr_tx_received_toggleR0h
リンク パートナー
が受信したメッセージのトグル値
11-8mr_tx_message_numR/W0h送信するユーザー定義のメッセージ番号
7-4RESERVEDR0h予約済み
3mr_rx_pingR0h最新の正常な 1000BASE-T1 OAM フレームから受信した PingTx 値
2mr_tx_pingR/W0hリンクパートナーに送信する Ping 値
1-0mr_tx_snrR0h00 = PHY リンクに故障が発生しているため、現在の 1000BASE-T1 OAM フレームが終了してから 2ms ～ 4ms 以内にリンクをドロップし、再リンクを行う必要があります。
01 = LPI　のリフレッシュが PHY SNR を維持に不十分。LPI を終了してアイドルを送信するようにリンク パートナーを要求します (EEE が有効の場合のみ使用)。
10 = PHY SNR が不十分。
11 = PHY SNR は十分。

6.6.2.97 OAM_TX_MESSAGE_1 レジスタ (オフセット = 3905h) [リセット = 0000h]

図 6-116 に、OAM_TX_MESSAGE_1 を示し、表 6-121 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-116 OAM_TX_MESSAGE_1 レジスタ
15141312111098
mr_tx_message_15_0
R/W-0h
76543210
mr_tx_message_15_0
R/W-0h
表 6-121 OAM_TX_MESSAGE_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_tx_message_15_0R/W0hメッセージ オクテット 1/0。LSB が最初に送信されます。

6.6.2.98 OAM_TX_MESSAGE_2 レジスタ (オフセット = 3906h) [リセット = 0000h]

図 6-117 に、OAM_TX_MESSAGE_2 を示し、表 6-122 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-117 OAM_TX_MESSAGE_2 レジスタ
15141312111098
mr_tx_message_31_16
R/W-0h
76543210
mr_tx_message_31_16
R/W-0h
表 6-122 OAM_TX_MESSAGE_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_tx_message_31_16R/W0hメッセージ オクテット 3/2。LSB が最初に送信されます。

6.6.2.99 OAM_TX_MESSAGE_3 レジスタ (オフセット = 3907h) [リセット = 0000h]

図 6-118 に、OAM_TX_MESSAGE_3 を示し、表 6-123 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-118 OAM_TX_MESSAGE_3 レジスタ
15141312111098
mr_tx_message_47_32
R/W-0h
76543210
mr_tx_message_47_32
R/W-0h
表 6-123 OAM_TX_MESSAGE_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_tx_message_47_32R/W0hメッセージ オクテット 5/4。LSB が最初に送信されます。

6.6.2.100 OAM_TX_MESSAGE_4 レジスタ (オフセット = 3908h) [リセット = 0000h]

図 6-119 に、OAM_TX_MESSAGE_4 を示し、表 6-124 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-119 OAM_TX_MESSAGE_4 レジスタ
15141312111098
mr_tx_message_63_48
R/W-0h
76543210
mr_tx_message_63_48
R/W-0h
表 6-124 OAM_TX_MESSAGE_4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_tx_message_63_48R/W0hメッセージ オクテット 7/6。LSB が最初に送信されます。

6.6.2.101 OAM_RECEIVE レジスタ (オフセット = 3909h) [リセット = 0000h]

OAM_RECEIVE を 図 6-120 に示し、表 6-125 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-120 OAM_RECEIVE レジスタ
15141312111098
mr_rx_lp_validmr_rx_lp_toggleRESERVEDmr_rx_lp_message_num
R-0hR-0hR-0hR-0h
76543210
RESERVEDmr_rx_lp_SNR
R-0hR-0h
表 6-125 OAM_RECEIVE レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15mr_rx_lp_validR0hこのビットは、レジスタ 3.2313.11：8、3.2314、3.2315、3.2316、および 3.2317 のメッセージ データが格納され、読み取り準備ができていることを示すために使用されます。
レジスタ 3.2317 を読み出すと、このビットは自動的にクリアされます。
  • 0h = レジスタのメッセージデータ無効
  • 1h = レジスタのメッセージデータ有効
14mr_rx_lp_toggleR0hメッセージとともに受信したトグル値
注 - 区別するために [15:12] に 0x3 を追加
13-12RESERVEDR0h予約済み
11-8mr_rx_lp_message_numR0hリンク パートナーからのメッセージ番号
注 - 区別するために [15:12] に 0x3 を追加
7-2RESERVEDR0h予約済み
1-0mr_rx_lp_SNRR0h00 = リンク パートナー リンクに故障が発生しているため、現在の 1000BASE-T1 OAM フレームが終了してから 2ms ～ 4ms 以内にリンクをドロップし、再リンクする必要があります。
01 = LPI のリフレッシュがリンク パートナー SNR を維持に不十分。リンク パートナーはローカル デバイスに LPI を終了してアイドルを送信するよう要求します (EEE が有効の場合のみ使用)。
10 = リンク パートナー SNR が不十分。
11 = リンク パートナー SNR は十分

6.6.2.102 OAM_RX_MESSAGE_1 レジスタ (オフセット = 390Ah) [リセット = 0000h]

図 6-121 に、OAM_RX_MESSAGE_1 を示し、表 6-126 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-121 OAM_RX_MESSAGE_1 レジスタ
15141312111098
mr_rx_lp_message_15_0
R-0h
76543210
mr_rx_lp_message_15_0
R-0h
表 6-126 OAM_RX_MESSAGE_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_rx_lp_message_15_0R0hメッセージ オクテット 1/0。LSB が最初に送信されます。

6.6.2.103 OAM_RX_MESSAGE_2 レジスタ (オフセット = 390Bh) [リセット = 0000h]

図 6-122 に、OAM_RX_MESSAGE_2 を示し、表 6-127 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-122 OAM_RX_MESSAGE_2 レジスタ
15141312111098
mr_rx_lp_message_31_16
R-0h
76543210
mr_rx_lp_message_31_16
R-0h
表 6-127 OAM_RX_MESSAGE_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_rx_lp_message_31_16R0hメッセージ オクテット 3/2。LSB が最初に送信されます。

6.6.2.104 OAM_RX_MESSAGE_3 レジスタ (オフセット = 390Ch) [リセット = 0000h]

図 6-123 に、OAM_RX_MESSAGE_3 を示し、表 6-128 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-123 OAM_RX_MESSAGE_3 レジスタ
15141312111098
mr_rx_lp_message_47_32
R-0h
76543210
mr_rx_lp_message_47_32
R-0h
表 6-128 OAM_RX_MESSAGE_3 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_rx_lp_message_47_32R0hメッセージ オクテット 5/4。LSB が最初に送信されます。

6.6.2.105 OAM_RX_MESSAGE_4 レジスタ (オフセット = 390Dh) [リセット = 0000h]

図 6-124 に、OAM_RX_MESSAGE_4 を示し、表 6-129 に、その説明を示します。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x3) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-124 OAM_RX_MESSAGE_4 レジスタ
15141312111098
mr_rx_lp_message_63_48
R-0h
76543210
mr_rx_lp_message_63_48
R-0h
表 6-129 OAM_RX_MESSAGE_4 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
15-0mr_rx_lp_message_63_48R0hメッセージ オクテット 7/6。LSB が最初に送信されます。

6.6.2.106 AN_CFG レジスタ (オフセット = 7200h) [リセット = 0000h]

AN_CFG を 図 6-125 に示し、表 6-130 で説明しています。

概略表に戻ります。

レジスタ アドレスの最初のニブル (0x7) は、MMD レジスタ空間を示します。レジスタにアクセスする場合、最初のニブルを無視します。

図 6-125 AN_CFG レジスタ
15141312111098
RESERVED
R-0h
76543210
RESERVEDmr_main_reset
R-0hR/WSC-0h
表 6-130 AN_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15-1RESERVEDR0h予約済み
0mr_main_resetR/WSC0h1 = リセット リンク同期 / 自動ネゴシエーション
注 - RW ビット