JAJSKC9F September   2020  – April 2025 DP83TG720S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
    1.     ピンの機能
    2. 4.1 ピンの状態
    3. 4.2 ピンの電源ドメイン
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 LED の駆動特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 診断ツール・キット
        1. 6.3.1.1 信号品質インジケータ
        2. 6.3.1.2 時間領域反射計測
        3. 6.3.1.3 データパス用内蔵セルフ・テスト
          1. 6.3.1.3.1 ループバック モード
          2. 6.3.1.3.2 データ・ジェネレータ
          3. 6.3.1.3.3 データパスの BIST のプログラミング
        4. 6.3.1.4 温度および電圧センシング
        5. 6.3.1.5 静電気放電 (ESD) 検出
      2. 6.3.2 準拠性テスト・モード
        1. 6.3.2.1 テスト・モード 1
        2. 6.3.2.2 テスト モード 2
        3. 6.3.2.3 テスト・モード 4
        4. 6.3.2.4 テスト・モード 5
        5. 6.3.2.5 テスト モード 6
        6. 6.3.2.6 テスト・モード 7
    4. 6.4 デバイスの機能モード
      1. 6.4.1 パワーダウン
      2. 6.4.2 リセット
      3. 6.4.3 スタンバイ
      4. 6.4.4 通常
      5. 6.4.5 スリープ
      6. 6.4.6 状態遷移
        1. 6.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 6.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 6.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 6.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 6.4.7 MDI (Media Dependent Interface)
        1. 6.4.7.1 MDI マスタと MDI スレーブの構成
        2. 6.4.7.2 自動極性検出および訂正
      8. 6.4.8 MAC インターフェイス
        1. 6.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
        2. 6.4.8.2 SGMII (Serial Gigabit Media Independent Interface)
      9. 6.4.9 シリアル マネージメント インターフェイス
        1. 6.4.9.1 ダイレクト・レジスタ・アクセス
        2. 6.4.9.2 拡張レジスタ スペース アクセス
          1. 6.4.9.2.1 書き込み動作 (ポスト インクリメントなし)
          2. 6.4.9.2.2 読み出し動作 (ポスト インクリメントなし)
          3. 6.4.9.2.3 書き込み動作 (ポスト インクリメントあり)
          4. 6.4.9.2.4 読み出し動作 (ポスト インクリメントあり)
    5. 6.5 プログラミング
      1. 6.5.1 ストラップ構成
      2. 6.5.2 LED の構成
      3. 6.5.3 PHY アドレスの設定
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタ・アクセスの概要
      2. 6.6.2 DP83TG720 のレジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
    3. 7.3 電源に関する推奨事項
    4. 7.4 テキサス・インスツルメンツの 100BT1 PHY との互換性
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
        1. 7.5.1.1 信号トレース
        2. 7.5.1.2 復帰パス
        3. 7.5.1.3 物理メディアの接続
        4. 7.5.1.4 金属注入
        5. 7.5.1.5 PCB 層スタッキング
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 付録：パッケージ・オプション
      1. 10.1.1 パッケージ情報
      2. 10.1.2 テープおよびリール情報

6.4.8.2 SGMII (Serial Gigabit Media Independent Interface)

SGMII (Serial Gigabit Media Independent Interface) を使うと、RGMII (12 ピン) に比べて非常に少ない信号ピン数 (4 ピン) で、MAC と PHY の間のデータ転送を行うことができます。SGMII は、放射を低減し、信号品質を向上させるため、LVDS (低電圧差動信号) を使用しています。

DP83TG720S-Q1 の SGMII は 4 線式モードで動作できます。4 線式動作では、データの送受信に 2 つの差動ペアを使います。クロックおよびデータ再生は、RX 方向の場合 MAC で、TX 方向の場合 PHY で、それぞれ行われます。

SGMII 自動ネゴシエーションは、SGMII 構成レジスタ (SGMIICTL、アドレス 0x608) のビット [0] = 0b0 を設定することで無効化できます。

表 6-13 に、SGMII 信号のまとめを示します。

表 6-13 SGMII 信号
機能ピン
データ信号TX_M、TX_P
RX_M、RX_P
DP83TG720S-Q1 SGMII の接続図 6-16 SGMII の接続

ギガビット イーサネットのための SGMII MAC インターフェイスには、システム レベルの性能を満たすための厳格なタイミング要件があります。PCB を設計する際は、以下の要件を考慮する必要があります。TI は、DP83TG720 の IBIS モデルを使って、ボード レベルのシグナル インテグリティをチェックすることも推奨しています。

SGMII 信号のガイドライン

  • SGMII の TX および RX 信号は、100Ω ±5% に制御された差動インピーダンスで基板配線を行います。
  • シグナル インテグリティ性能を向上させるため、最大配線長を 5 インチ (13cm) に制限します。
  • p と n の配線長のミスマッチは、5mil に制限します。
  • RX ラインの AC カップリング コンデンサは、PHY の RX_P および RX_M ピンの近くに配置します。
  • TX ラインの AC カップリング コンデンサは、MAC の TX_P および TX_M ピンの近くに配置します。
  • シグナル インテグリティは、高速差動プローブを使用してレシーバ (PHY または MAC) のピンでのみチェックします。
  • PHY の TX_M および TX_P では、次のアイ マスクを使用します。

DP83TG720S-Q1 SGMII PHY レシーバのマスクの要件図 6-17 SGMII PHY レシーバのマスクの要件