JAJSLH5A December   2024  – March 2025 TAS6754-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 ESD 定格
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源
        1. 7.3.1.1 電源シーケンス
          1. 7.3.1.1.1 パワーアップ シーケンス
          2. 7.3.1.1.2 電源オフ シーケンス
        2. 7.3.1.2 デバイスの初期化とパワーオン リセット (POR)
      2. 7.3.2 シリアル オーディオ ポート
        1. 7.3.2.1 左詰めタイミング
        2. 7.3.2.2 I2S モード
        3. 7.3.2.3 DSP モード
        4. 7.3.2.4 TDM モード
        5. 7.3.2.5 SDOUT - データ出力
        6. 7.3.2.6 デバイス クロッキング
          1. 7.3.2.6.1 クロック レート
          2. 7.3.2.6.2 クロック HALT 自動回復
          3. 7.3.2.6.3 サンプル レートの即時変更
        7. 7.3.2.7 クロック エラー処理
      3. 7.3.3 デジタル オーディオ処理
        1. 7.3.3.1 PVDD フォールドバック
        2. 7.3.3.2 ハイパス フィルタ
        3. 7.3.3.3 アナログ ゲイン
        4. 7.3.3.4 デジタル ボリューム制御
          1. 7.3.3.4.1 自動ミュート
        5. 7.3.3.5 ゲイン補償バイクワッド
        6. 7.3.3.6 低レイテンシの信号パス
        7. 7.3.3.7 フル機能の低遅延パス
      4. 7.3.4 Class-D 動作とスペクトラム拡散制御
        1. 7.3.4.1 1L 変調
        2. 7.3.4.2 高周波パルス幅変調器 (PWM)
        3. 7.3.4.3 スペクトラム拡散制御
        4. 7.3.4.4 ゲート ドライブ
        5. 7.3.4.5 パワー FET
      5. 7.3.5 負荷診断
        1. 7.3.5.1 DC 負荷診断
          1. 7.3.5.1.1 デバイス初期化時の自動 DC 負荷診断
          2. 7.3.5.1.2 Hi-Z または PLAY 中の自動 DC 負荷診断
          3. 7.3.5.1.3 DC 負荷診断の手動による開始
          4. 7.3.5.1.4 グランド短絡
          5. 7.3.5.1.5 電源への短絡
          6. 7.3.5.1.6 短絡負荷と開放負荷
        2. 7.3.5.2 ライン出力診断
        3. 7.3.5.3 AC 負荷診断
          1. 7.3.5.3.1 動作原理
          2. 7.3.5.3.2 刺激信号
          3. 7.3.5.3.3 負荷インピーダンス
          4. 7.3.5.3.4 ツイーター検出
        4. 7.3.5.4 リアルタイム負荷診断
        5. 7.3.5.5 DC 抵抗の測定
      6. 7.3.6 保護および監視
        1. 7.3.6.1 過電流制限 (サイクル バイ サイクル)
        2. 7.3.6.2 過電流シャットダウン
        3. 7.3.6.3 電流センス
        4. 7.3.6.4 DC 検出
        5. 7.3.6.5 デジタル クリップ検出
        6. 7.3.6.6 チャージ ポンプ
        7. 7.3.6.7 温度保護および監視
          1. 7.3.6.7.1 過熱シャットダウン
          2. 7.3.6.7.2 過熱警告
          3. 7.3.6.7.3 サーマル ゲイン フォールドバック
        8. 7.3.6.8 電源障害
      7. 7.3.7 ハードウェア制御ピン
        1. 7.3.7.1 FAULT ピン
        2. 7.3.7.2 PD ピン
        3. 7.3.7.3 STBY ピン
        4. 7.3.7.4 GPIO ピン
          1. 7.3.7.4.1 汎用入力
          2. 7.3.7.4.2 汎用出力
        5. 7.3.7.5 高度な GPIO 機能
          1. 7.3.7.5.1 クロックの同期
            1. 7.3.7.5.1.1 外部同期信号（GPIO sync）
            2. 7.3.7.5.1.2 オーディオシリアルクロック（SCLK）による同期
            3. 7.3.7.5.1.3 外部デバイス用のクロックソースとしての TAS6754-Q1
    4. 7.4 デバイスの機能モード
      1. 7.4.1 内部報告信号
        1. 7.4.1.1 フォルト信号
        2. 7.4.1.2 警告信号
      2. 7.4.2 デバイスの状態とフラグ
        1. 7.4.2.1 オーディオ チャネルの状態
          1. 7.4.2.1.1 シャットダウン状態
          2. 7.4.2.1.2 DEEP SLEEP 状態
          3. 7.4.2.1.3 負荷診断の状態
          4. 7.4.2.1.4 SLEEP 状態
          5. 7.4.2.1.5 Hi-Z 状態
          6. 7.4.2.1.6 PLAY 状態
          7. 7.4.2.1.7 FAULT 状態
          8. 7.4.2.1.8 自動復旧 (AUTOREC) 状態
      3. 7.4.3 フォルト イベント
        1. 7.4.3.1 電源フォルト イベント
          1. 7.4.3.1.1 DVDD パワーオン リセット (POR)
          2. 7.4.3.1.2 DVDD 低電圧フォルト
          3. 7.4.3.1.3 VBAT 過電圧フォルト
          4. 7.4.3.1.4 VBAT 低電圧フォルト
          5. 7.4.3.1.5 PVDD 過電圧フォルト
          6. 7.4.3.1.6 PVDD 低電圧フォルト
        2. 7.4.3.2 過熱シャットダウン (OTSD) イベント
        3. 7.4.3.3 過電流制限フォルト イベント
        4. 7.4.3.4 過電流シャットダウン イベント
        5. 7.4.3.5 DC フォルト イベント
        6. 7.4.3.6 クロック エラー イベント
        7. 7.4.3.7 チャージポンプの故障事象
      4. 7.4.4 警告イベント
        1. 7.4.4.1 過熱警告イベント
        2. 7.4.4.2 過電流制限警告イベント
        3. 7.4.4.3 クリップ検出警告イベント
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル通信バス
      2. 7.5.2 I2C アドレスの選択
      3. 7.5.3 I2C バス プロトコル
      4. 7.5.4 ランダム書き込み
      5. 7.5.5 シーケンシャル書き込み
      6. 7.5.6 ランダム読み出し
      7. 7.5.7 シーケンシャル読み出し
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
      1. 8.1.1 再構成フィルタ設計
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 BTL アプリケーション
      2. 8.2.2 電源に関する推奨事項
      3. 8.2.3 電源のデカップリング
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
        1. 8.3.1.1 サーマル パッドとヒートシンクの電気的接続
        2. 8.3.1.2 EMI に関する考慮事項
        3. 8.3.1.3 一般ガイドライン
      2. 8.3.2 レイアウト例
      3. 8.3.3 熱に関する注意事項
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.2.1 左詰めタイミング

左詰めタイミングでは、FSYNC ピンを使用して、左チャネルまたは右チャネルのデータが送信されるタイミングを定義します。左チャネルの MSB は、オーディオフレームクロック（FSYNC）の立ち上がりエッジに続くシリアルクロック（SCLK）の立ち上がりエッジで有効です。同様に、右チャネルの MSB は、FSYNC の立ち下がりエッジに続く SCLK クロックの立ち上がりエッジで有効です。チャネルのオフセットは設定可能で、すべてのチャネルで同一です。

TAS6754-Q1 左詰めタイミングのタイミング図図 7-3 左詰めタイミングのタイミング図
TAS6754-Q1 オフセット1 = 1 による左詰めタイミングのタイミング図図 7-4 オフセット1 = 1 による左詰めタイミングのタイミング図