低 EMI で安定した電源動作、最適な効率を実現するには、PCB レイアウトを注意深く行うことが重要です。高周波電流ループはできるだけ小さくし、適切なレイアウト方法で以下のガイドラインに従ってください。
- 大電力基板の設計では、少なくとも 2 オンス以上の銅プレーンで 4 層 PCB を使用します。最初の内部層は、電源部品を取り付ける最上層に隣接するグランド プレーンを行い、2 番目の内部層を電流センス、ゲート ドライブ、コマンドなどの重要な制御信号に使用します。信号層と最上層との間のグランド プレーンは、最上層のスイッチング ノイズを遮蔽し、制御信号に影響を与えないようにします。
- トレースを配線する前に、部品の配置と方向を最適化します。ポートからポートへの電力フローが直接でまっすぐかつ短くなるように電源部品を配置します。基板上の電力流路をジグザグにしないでください。
- 高周波の AC 電流ループを特定します。双方向コンバータでは、各チャネルの AC 電流ループは HV ポートのレール コンデンサ、ハイサイド MOSFET、ローサイド MOSFET を経由し、HV ポートのレール コンデンサのリターンに戻ります。これらの部品は、電流フロー パスが短く直接的で、ループにより囲まれる特別な領域が最小になるように配置します。
- 電源回路を CH-1 と CH-2 の間で対称に配置します。HV ポートのレール コンデンサと LV ポートのレール コンデンサを CH-1 と CH-2 の間で均等に分割します。
- 同じ PCB で複数の LM5171-Q1 を使用する場合は、各 LM5171-Q1 の回路を同様のパターンに配置します。
- 大電流 PCB トラックの導通損失を最小限に抑えるため、電源回路に十分な銅を使用します。また、十分に銅を使用することで、電力部品、特にパワー インダクタ、パワー MOSFET、電流センス抵抗により発生する熱を放散することもできます。しかし、ハイサイド MOSFET のソース、ローサイド MOSFET のドレイン、パワー インダクタ、コントローラの SW ピンが接続されているスイッチ ノードのポリゴンに注意してください。スイッチ ノードのポリゴンは、スイッチング動作中に高い dv/dt が発生します。スイッチ ノードのポリゴンからの EMI 放射を最小限に抑えるために、スイッチのサイズを十分に大きくする必要がありますが、スイッチング電流を流すために過剰な大きさにすることは避けてください。
- 適切な数のビア ホールを使用して、内層に電流を流し、熱を通します。
- パワー グランドは必ずアナログ グランドと分離し、パワー グランド、アナログ グランド、EP パッドを PGND ピンの位置で 1 点接続します。
- 電流センス抵抗の両端にケルビン検出を使用して、CSA と CSB 配線の各ペアを直接配線することで、電流検出誤差を最小限に抑えます。ノイズ耐性を向上させるため、2 つのパターンは隣接するように配線する必要があります。
- CS、FBLV、FBHV、IPK、VSET、IMON、COMP、OVP ピンの敏感なアナログ信号は、高速スイッチング ノード (HB、HO、LO、SW) から離して配線します。
- ペアで接続されるゲート ドライブ パターン (HO1 と SW1、HO2 と SW2、LO1 とリターン、LO2 とリターンの組み合わせ) は、互いに隣接して配線します。CH-1 のゲート ドライブ パターンは CH-2 のパターンと対称に配線します。
- デバイス設定、プログラミング、制御部品は、以下の部品を含め、対応するピンのできるだけ近くに配置します。ROSC、RCFG、RDT、CCOMP1、RCOMP2、CCOMP1、CCOPM2、CHF1、CHF2、RHVC、RLVC、CHVC、CLVC、CHVHF、CLVHF。
- バイパス コンデンサは、CHV、CVCC、CVDD、CVREF、CVSET、CHB1、CHB2、COVP、CIPK、CISET、CCS1、CCS2、100pF 電流センス同相モード バイパス コンデンサなど、対応するピンのできるだけ近くに配置します。
- 最適な放熱性能を実現するために、各層に銅を塗りつぶして、空の領域を埋めます。
- システム要件に従って、必要に応じて部品にヒートシンクを取り付けます。