JAJSQ22K September   2011  – October 2025 LMK00301

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 差動電圧測定に関する用語
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VCC および VCCO 電源
    4. 8.4 デバイスの機能モード
      1. 8.4.1 クロック入力
      2. 8.4.2 クロック出力
        1. 8.4.2.1 リファレンス出力
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 クロック入力の駆動
        2. 9.2.1.2 水晶振動子インターフェイス
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 ターミネーションとクロック ドライバの使用
          1. 9.2.2.1.1 DC 結合差動動作の終端
          2. 9.2.2.1.2 AC 結合差動動作の終端
          3. 9.2.2.1.3 シングルエンド動作の終端
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 電源シーケンス
      2. 9.3.2 消費電流と消費電力の計算
        1. 9.3.2.1 消費電力の例 #1：不使用出力のある、独立した VCC 電源および VCCO 電源
        2. 9.3.2.2 消費電力の例 #2：ワーストケース消費電力
      3. 9.3.3 電源バイパス
        1. 9.3.3.1 電源リップル除去
      4. 9.3.4 熱管理
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.2.2.1 ターミネーションとクロック ドライバの使用

クロック ドライバを終端する場合は、位相ノイズおよびジッタ性能を最適化するために、次のガイドラインを考慮してください。

  • 反射を防ぐため、良好なインピーダンス整合を実現するには伝送ラインの理論に従う必要があります。
  • クロックドライバには、適切な負荷が付属している必要があります。
    • LVDS 出力は電流ドライバであり、閉電流ループが必要です。
    • HCSL ドライバは電流出力が切り替えられ、50Ω 終端を介してグランドへの DC パスが必要です。
    • LVPECL 出力はオープン エミッタであり、グランドへの DC パスが必要です。
  • 受信側が正しく動作するためには、指定された DC バイアス レベル (同相電圧) にバイアスされた信号を入力する必要があります。一部の受信回路には、適切な電圧レベルに自動的にバイアスするセルフ バイアス入力があります。この場合、信号は通常 AC カップリングとする必要があります。

上記のガイドラインに従う限り、LVDS または LVPECL ドライバで非 LVPECL レシーバまたは非 LVDS レシーバを駆動できます。駆動するレシーバまたは入力のデータシートを確認し、レシーバが最適な DC 電圧 (同相電圧) でバイアスされていることを検証するのに最適な、終端および結合方法を決定します。