ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

LMK00301

アクティブ

3GHz、10 出力、差動ファンアウト バッファ / レベル シフタ

ご注文はこちら
データシート

LMK00301

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
WQFN (RHS) 48 49 mm² 7 x 7
  • 3：1 入力マルチプレクサ
    • 2 つのユニバーサル入力は最高 3.1GHz で動作し、lvpecl、lvds、cml、sstl、hstl、hcsl、または、シングルエンド クロックに対応
    • 1 つの水晶振動子入力は、10MHz ～ 40MHz の水晶振動子またはシングルエンド クロックに対応
  • 2 バンクで、それぞれに 5 つの差動出力
    • LVPECL、LVDS、HCSL、Hi-Z (バンクごとに選択可能)
    • LMK03806 のクロック ソースが 156.25MHz のときの LVPECL 加算ジッタ
      • 20fs RMS (10kHz～1MHz)
      • 51fs RMS (12kHz～20MHz)
  • 周波数範囲：
    • LVPECL (DC～3100MHz)
    • LVDS (DC～2100MHz)
    • HCSL (DC～800MHz)
    • LVCMOS (DC～250MHz)
  • PCIe フィルタ後の加算 RMS ジッタ：
    • Gen 7：9.38fs (LVPECL)、10.1fs (HCSL)、12.6fs (LVDS) (最大値)
    • Gen 6：13.4fs (LVPECL)、14.3fs (HCSL)、18.0fs (LVDS) (最大値)
    • Gen 5：21.8fs (LVPECL)、23.6fs (HCSL)、30.3fs (LVDS) (最大値)
  • 高 PSRR：156.25MHz で–65dBc (LVPECL) および –76dBc (LVDS)
  • 同期イネーブル入力付きの LVCMOS 出力
  • 構成をピンで制御可能
  • VCC コア電源：3.3V ± 5%
  • 3 つの独立した VCCO 出力電源：3.3V または 2.5V ± 5%
  • 産業用温度範囲：–40℃ ～ +85℃
  • 3：1 入力マルチプレクサ
    • 2 つのユニバーサル入力は最高 3.1GHz で動作し、lvpecl、lvds、cml、sstl、hstl、hcsl、または、シングルエンド クロックに対応
    • 1 つの水晶振動子入力は、10MHz ～ 40MHz の水晶振動子またはシングルエンド クロックに対応
  • 2 バンクで、それぞれに 5 つの差動出力
    • LVPECL、LVDS、HCSL、Hi-Z (バンクごとに選択可能)
    • LMK03806 のクロック ソースが 156.25MHz のときの LVPECL 加算ジッタ
      • 20fs RMS (10kHz～1MHz)
      • 51fs RMS (12kHz～20MHz)
  • 周波数範囲：
    • LVPECL (DC～3100MHz)
    • LVDS (DC～2100MHz)
    • HCSL (DC～800MHz)
    • LVCMOS (DC～250MHz)
  • PCIe フィルタ後の加算 RMS ジッタ：
    • Gen 7：9.38fs (LVPECL)、10.1fs (HCSL)、12.6fs (LVDS) (最大値)
    • Gen 6：13.4fs (LVPECL)、14.3fs (HCSL)、18.0fs (LVDS) (最大値)
    • Gen 5：21.8fs (LVPECL)、23.6fs (HCSL)、30.3fs (LVDS) (最大値)
  • 高 PSRR：156.25MHz で–65dBc (LVPECL) および –76dBc (LVDS)
  • 同期イネーブル入力付きの LVCMOS 出力
  • 構成をピンで制御可能
  • VCC コア電源：3.3V ± 5%
  • 3 つの独立した VCCO 出力電源：3.3V または 2.5V ± 5%
  • 産業用温度範囲：–40℃ ～ +85℃

LMK00301 は 3GHz、10 出力の差動ファンアウト バッファで、高周波数、低ジッタのクロック / データ分配およびレベル変換を目的としています。入力クロックは 2 つの汎用入力、または 1 つの水晶振動子入力から選択できます。選択された入力クロックは 2 つのバンクに分配され、それぞれのバンクには 5 つの差動出力と 1 つの LVCMOS 出力があります。差動出力バンクは両方とも、LVPECL、LVDS、HCSL ドライバとして相互に構成するか、ディスエーブルにできます。LVCMOS 出力には同期イネーブル入力があり、イネーブルまたはディスエーブル時にラント (微小) パルスなしの動作を実現できます。LMK00301 は、3.3V のコア電源と、3 系統の独立した 3.3V または 2.5V の出力電源で動作します。

LMK00301 は高性能、多用途性、省電力性を備えており、固定出力バッファ デバイスの代替となると同時に、システムのタイミング マージンを向上させるよう設計されたデバイスです。LMK00301 には、コア電源ドメインと出力電源ドメインの間に電源シーケンス要件がない設計スピン LMK00301A があります。

LMK00301 は 3GHz、10 出力の差動ファンアウト バッファで、高周波数、低ジッタのクロック / データ分配およびレベル変換を目的としています。入力クロックは 2 つの汎用入力、または 1 つの水晶振動子入力から選択できます。選択された入力クロックは 2 つのバンクに分配され、それぞれのバンクには 5 つの差動出力と 1 つの LVCMOS 出力があります。差動出力バンクは両方とも、LVPECL、LVDS、HCSL ドライバとして相互に構成するか、ディスエーブルにできます。LVCMOS 出力には同期イネーブル入力があり、イネーブルまたはディスエーブル時にラント (微小) パルスなしの動作を実現できます。LMK00301 は、3.3V のコア電源と、3 系統の独立した 3.3V または 2.5V の出力電源で動作します。

LMK00301 は高性能、多用途性、省電力性を備えており、固定出力バッファ デバイスの代替となると同時に、システムのタイミング マージンを向上させるよう設計されたデバイスです。LMK00301 には、コア電源ドメインと出力電源ドメインの間に電源シーケンス要件がない設計スピン LMK00301A があります。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK00301 3GHz、10 出力、超低加算ジッタの 差動クロック バッファ / レベル トランスレータ データシート (Rev. K 翻訳版) PDF | HTML 英語版 (Rev.K) PDF | HTML 2025年 11月 12日
アプリケーション・ノート Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 2024年 9月 3日
アプリケーション・ノート Clocking for PCIe Applications PDF | HTML 2023年 11月 28日
アプリケーション・ノート Clocking for Medical Ultrasound Systems (Rev. A) PDF | HTML 2020年 9月 30日
その他の技術資料 クロック＆タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK00301EVAL — LMK00301 評価ボード

The LMK00301 Evaluation Board allows functional and performance verification of the LMK00301 high-performance 1:10 differential fanout buffer device.

ユーザー ガイド: PDF
TI.com で取り扱いなし
サポート・ソフトウェア

CLOCKDESIGNTOOL — Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・モデル

LMK00301 IBIS Model (Rev. B)

SNAM031B.ZIP (118 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RHS) 48 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ