JAJSQF8B September 2024 – August 2025 DLPC8445 , DLPC8455
PRODUCTION DATA
コントローラは、構成および動作データのための単一の外部標準 / デュアル / クワッド SPI シリアルフラッシュメモリデバイスとインターフェースします。この 6 ピンのインターフェイスは、アクティブ Low のチップ セレクト信号、クロック信号、4 つの双方向データ信号で構成されており、シリアル フラッシュ コマンド実行中に必要に応じて標準 / デュアル / クワッド SPI のデータ I/O 構成をサポートするために使用できます。表 6-10 に、コントローラで検証済みで、サポートされているシリアルフラッシュデバイスのリストを示します。
| 密度 (Mbit) | メーカー | 部品番号 | パッケージ サイズ |
|---|---|---|---|
| 1.8V 互換デバイス | |||
| 8 | Macronix | MX25R8035FBHIH2 | WLCSP |
| 16 | Winbond | W25Q16JWBYIQ | WLCSP |
| 32 | Macronix | MX25U3232FBHI02 | WLCSP |
| 64 | Winbond | W25Q64JWBYIQ | WLCSP |
| 64 | Winbond | W25Q64JWSSIQ | WLCSP |
| 512 | GigaDevice | GD25LB512MEYIG | WSON |
| 3.3V 互換デバイス | |||
| 8 | Macronix | MX25R8035FBHIH2 | WLCSP |
コントローラは、表 6-10 に示した以外の標準 / デュアル / クワッド SPI シリアルフラッシュデバイスにも対応できる可能性があり、表 6-11 に示すような機能セットが必要です。
| 機能 | DLPC8445 との互換性に関する要件 | 備考 |
|---|---|---|
| SPI データ構成 (幅) | 標準 (単線)、デュアル (2 線式)、クワッド (4 線式) | |
| SPI クロック モード | SPI モード 0 | |
| SPI クロック周波数 | 最大 60MHz | |
| クロック (↓) から出力有効までの時間 | 6ns (最大) | 例：tV または tCLQV |
| 高速 READ アドレッシング | 自動インクリメント | |
| プログラミング モード | ページ モード | |
| ページ サイズ | 256 バイト | |
| セクタ (またはサブセクタ) サイズ | 4KB | 必要な消去粒度 |
| ブロック構造 | 均一セクター / サブセクター | |
| ブロック保護 (BP) ビット | デフォルトでは無効 (0) | |
| ステータス レジスタ ビット (0) | 書き込み中 (WIP)/BUSY | |
| ステータス レジスタ ビット (1) | 書き込み有効化ラッチ (WEN) | |
| ステータス レジスタ ビット (4:2) | ブロック保護ビット (BP[2:0]) | |
| ステータス レジスタ ビット (7) | ステータス レジスタ書き込み保護 (SRWP) | |
| 他のステータス レジスタ ビット | 特定のステータス レジスタ ビットの割り当ては不要です。「他の」ステータス レジスタ ビットは、多くの場合、ベンダーやデバイス間における共通 / 標準の実装の詳細がありません。これらの「他の」ステータス レジスタ ビット / 信号は、一般的にメイン アプリケーションに限りサポートされていますが (特に 表 6-10 に示されていないデバイスの場合)、潜在的にサポートされる可能性があります。 | 例：クワッド有効化 |
コントローラとの互換性を確保するため、シリアルフラッシュデバイスは、以下の共通コマンドセットにも対応している必要があります。
| SPI フラッシュ コマンド |
1 バイト目 (OP-CODE) |
2 バイト目 | 3 バイト目 | 4 バイト目 | 5 バイト目 | 6 バイト目 | ダミークロックの数 | 備考 |
|---|---|---|---|---|---|---|---|---|
| 高速 READ (1-1-1) | 0x0B | ADDRS(0) | ADDRS(1) | ADDRS(2) | dummy | DATA(0) | 8 | 可変データ ペイロード |
| デュアル READ (1-1-2) | 0x3B | ADDRS(0) | ADDRS(1) | ADDRS(2) | dummy | DATA(0) | 8 | 可変データ ペイロード |
| 2X READ (1-2-2) | 0xBB | ADDRS(0) | ADDRS(1) | ADDRS(2) | dummy | DATA(0) | 4 | 可変データ ペイロード |
| クワッド READ (1-1-4) | 0x6B | ADDRS(0) | ADDRS(1) | ADDRS(2) | dummy | DATA(0) | 8 | 可変データ ペイロード |
| 4X READ (1-4-4) | 0xEB | ADDRS(0) | ADDRS(1) | ADDRS(2) | dummy | DATA(0) | 6 | 可変データ ペイロード |
| 読み取りステータス | 0x05 | STATUS(0) | 0 | STATUS(0) レジスタ： ビット 1 = WEL ビット 0 = WIP/BUSY |
||||
| 書き込みステータス | 0x01 | STATUS(0) | 0 | |||||
| 書き込み有効化 | 0x06 | 0 | ||||||
| 書き込み無効化 | 0x04 | 0 | ||||||
| ページ プログラム | 0x02 | ADDRS(0) | ADDRS(1) | ADDRS(2) | DATA(0) | DATA(1) | 0 | 256 バイトのデータ ペイロード |
| セクター / サブセクター 消去 (4KB) |
0x20 | ADDRS(0) | ADDRS(1) | ADDRS(2) | 0 | |||
| ブロック消去 (64KB) |
0xD8 | ADDRS(0) | ADDRS(1) | ADDRS(2) | 0 | |||
| 完全チップ消去 | 0xC7 | 0 | ||||||
| ソフトウェア リセット 有効化 |
0x66 | 0 | ||||||
| ソフトウェア リセット | 0x99 | 0 | ||||||
| 読み取り ID | 0x9F | Data(0) | Data(1) | データ (2) | 0 | システムは最初の 3 バイトだけを読み取ります。 |
共通コマンド セット内の各種読み取りコマンドに関連する SPI データ構成の詳細については、表 6-13 を参照してください。
| 読み取りコマンド | オペコード用 SPI データ I/O 構成 (クロック数) | アドレス用 SPI データ I/O 構成 (クロック数) | ダミークロックの数 | データ読み取り用 SPI データ I/O 構成 (クロック数) |
|---|---|---|---|---|
| 高速 READ (1-1-1) | 標準 (8) | 標準 (8 / バイト) | 8 | 標準 (8 / バイト) |
| デュアル READ (1-1-2) | 標準 (8) | 標準 (8 / バイト) | 8 | デュアル (4 / バイト) |
| 2X READ (1-2-2) | 標準 (8) | デュアル (4 / バイト) | 4 | デュアル (4 / バイト) |
| クワッド READ (1-1-4) | 標準 (8) | 標準 (8 / バイト) | 8 | クワッド (2 / バイト) |
| 4X READ (1-4-4) | 標準 (8) | クワッド (2 / バイト) | 6 | クワッド (2 / バイト) |
該当するホスト コマンド インターフェイス (I2C または SPI ) を介して発行されたホスト コマンドを使用して、シリアル フラッシュ デバイスをプログラムできます。また、ホストはシステムのフラッシュ帯域幅要件に基づき、コントローラの組込みソフトウェアが使用するフラッシュテーブルで、ターゲットフラッシュクロック周波数と読み取りコマンドの優先設定を指定することができます。