JAJSVQ6B November   2024  – January 2025 DRV81004-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
      1. 5.5.1 SPI のタイミング要件
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 コントロールピン
        1. 6.3.1.1 入力ピン：
        2. 6.3.1.2 nSLEEP ピン
      2. 6.3.2 電源
        1. 6.3.2.1 動作モード
          1. 6.3.2.1.1 パワーアップ
          2. 6.3.2.1.2 スリープ モード
          3. 6.3.2.1.3 アイドル モード
          4. 6.3.2.1.4 アクティブ モード
          5. 6.3.2.1.5 リンプ ホーム モード
          6. 6.3.2.1.6 リセット条件
      3. 6.3.3 電力段
        1. 6.3.3.1 スイッチング抵抗性負荷
        2. 6.3.3.2 誘導性出力クランプ
        3. 6.3.3.3 最大負荷インダクタンス
        4. 6.3.3.4 並列でのチャネル スイッチング
      4. 6.3.4 保護および診断機能
        1. 6.3.4.1 VM の低電圧
        2. 6.3.4.2 過電流保護
        3. 6.3.4.3 過熱保護機能
        4. 6.3.4.4 過熱警告
        5. 6.3.4.5 リンプ ホーム モードでの過熱および過電流保護
        6. 6.3.4.6 逆極性保護
        7. 6.3.4.7 過電圧保護
        8. 6.3.4.8 出力ステータス モニタ
      5. 6.3.5 SPI 通信
        1. 6.3.5.1 SPI 信号の説明
          1. 6.3.5.1.1 チップ セレクト (nSCS)
            1. 6.3.5.1.1.1 ロジック High からロジック Low への遷移
            2. 6.3.5.1.1.2 ロジック Low からロジック High への遷移
          2. 6.3.5.1.2 シリアル クロック (SCLK)
          3. 6.3.5.1.3 シリアル入力 (SDI)
          4. 6.3.5.1.4 シリアル出力 (SDO)
        2. 6.3.5.2 デイジー チェーン機能
        3. 6.3.5.3 SPI プロトコル
        4. 6.3.5.4 SPI レジスタ
          1. 6.3.5.4.1  標準診断レジスタ
          2. 6.3.5.4.2  出力制御レジスタ
          3. 6.3.5.4.3  入力 0 マッピング レジスタ
          4. 6.3.5.4.4  入力 1 マッピング レジスタ
          5. 6.3.5.4.5  入力ステータス モニタ レジスタ
          6. 6.3.5.4.6  開放負荷電流制御レジスタ
          7. 6.3.5.4.7  出力ステータス モニタ レジスタ
          8. 6.3.5.4.8  構成レジスタ
          9. 6.3.5.4.9  出力クリア ラッチ レジスタ
          10. 6.3.5.4.10 設定レジスタ 2
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 代表的なアプリケーション
      2. 7.1.2 推奨外付け部品
      3. 7.1.3 アプリケーションのプロット
    2. 7.2 レイアウト
      1. 7.2.1 レイアウトのガイドライン
      2. 7.2.2 パッケージ フットプリントの互換性
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.4 熱に関する情報

熱評価基準

PWP (HTSSOP)

単位

14 ピン

RθJA接合部から周囲への熱抵抗

43

℃/W
R θJC(top)接合部からケース (上面) への熱抵抗

44.5

℃/W
R θJB接合部から基板への熱抵抗

21

℃/W
ψ JT接合部から上面への特性パラメータ

3.6

℃/W
ψ JB接合部から基板への特性パラメータ

20.9

℃/W
R θJC(bot)接合部からケース (底面) への熱抵抗

10.1

℃/W
  • 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。
  • °C/W = 摂氏温度 / ワット。
  • これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる θ JC 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。消費電力は 2W、周囲温度は 70℃と仮定しています。詳細については、以下の EIA/JEDEC 規格を参照してください。
    • 『JESD51-2、IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
    • 『JESD51-3、リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
    • 『JESD51-7、リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
    • 『JESD51-9、エリア アレイ表面実装パッケージの熱測定用のテスト基板』