JAJSVU1B December   2024  – June 2025 ADC3648 , ADC3649

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - 消費電力
    6. 6.6  電気的特性 - DC 仕様
    7. 6.7  電気的特性 - AC 仕様 (ADC3648 - 250MSPS)
    8. 6.8  電気的特性 - AC 仕様 (ADC3649 - 500MSPS)
    9. 6.9  タイミング要件
    10. 6.10 代表的特性、ADC3648
    11. 6.11 代表的特性、ADC3649
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 アナログ入力
        1. 8.3.1.1 ナイキスト ゾーン選択
        2. 8.3.1.2 アナログ フロント エンド設計
      2. 8.3.2 サンプリング クロック
      3. 8.3.3 複数チップの同期
        1. 8.3.3.1 SYSREF モニタ
      4. 8.3.4 タイムスタンプ
      5. 8.3.5 オーバーレンジ
      6. 8.3.6 外部電圧リファレンス
      7. 8.3.7 デジタル ゲイン
      8. 8.3.8 デシメーション フィルタ
        1. 8.3.8.1 特長あるデシメーション比
        2. 8.3.8.2 デシメーション フィルタ応答
        3. 8.3.8.3 デシメーション フィルタ構成
        4. 8.3.8.4 数値制御発振器 (NCO)
      9. 8.3.9 デジタル インターフェイス
        1. 8.3.9.1 パラレル LVDS
        2. 8.3.9.2 デシメーション付きシリアル LVDS (SLVDS)
          1. 8.3.9.2.1 SLVDS - ステータス ビットの挿入
        3. 8.3.9.3 出力データ フォーマット
        4. 8.3.9.4 32 ビット出力分解能
        5. 8.3.9.5 出力スクランブラ
        6. 8.3.9.6 出力 MUX
        7. 8.3.9.7 テスト・パターン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 低レイテンシ モード
      2. 8.4.2 デジタル チャネル平均化
      3. 8.4.3 パワーダウン モード
    5. 8.5 プログラミング
      1. 8.5.1 GPIO のプログラミング
      2. 8.5.2 レジスタ書き込み
      3. 8.5.3 レジスタ読み出し
      4. 8.5.4 デバイスのプログラミング
      5. 8.5.5 レジスタ マップ
      6. 8.5.6 レジスタの詳細説明
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 広帯域スペクトラム アナライザ
      2. 9.2.2 設計要件
        1. 9.2.2.1 入力信号パス
        2. 9.2.2.2 クロック供給
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 サンプリング クロック
      4. 9.2.4 アプリケーション特性の波形
    3. 9.3 初期化セットアップ
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.2.2.1 入力信号パス

受信信号パスで不要な周波数を除去するには、適切な帯域制限フィルタを使用する必要があります。

ADC への入力として、シングルエンド RF 入力を差動形式に変換するには、1:2 (実効終端インピーダンス 100Ω の場合) または 1:1 (実効終端インピーダンス 50Ω の場合) のバラン トランスが必要です。バラン出力は、100pF のコンデンサで AC 結合する必要があります。多くの場合、バック ツー バック バラン構成を使用すると、SFDR 性能が向上します。さまざまなインピーダンス比および周波数範囲に対する推奨バランの数を 表 9-1 に示します。

ADC 入力の S パラメータは、フロント エンド マッチング回路の設計に利用できます。

表 9-1 推奨バラン
部品番号 メーカー (1) インピーダンス比 振幅バランス (dB) 位相バランス (°) 周波数範囲
BAL-0009SMG Marki Microwave 1:2 0.6 5 0.5MHz ～ 9GHz
TCM2-43X+ Minicircuits 1:2 0.5 7 10MHz ～ 4GHz
TCM2-33WX+ Minicircuits 1:2 0.7 4 10MHz ～ 3GHz
TC1-1-13M+ Minicircuits 1:1 0.5 2-3 10MHz ～ 3GHz