JAJSVV7B June   2024  – June 2025 TLV3231-Q1 , TLV3232-Q1

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1.     ピン構成：TLV3231、TLV3232
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報、TLV3231
    5. 5.5 熱に関する情報、TLV3232
    6. 5.6 電気的特性
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
    4. 6.4 デバイスの機能モード
      1. 6.4.1 入力
      2. 6.4.2 内部ヒステリシス
      3. 6.4.3 出力
      4. 6.4.4 ESD 保護
      5. 6.4.5 パワーオン リセット (POR) - デュアル チャネルのみ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 基本的なコンパレータの定義
        1. 7.1.1.1 動作
        2. 7.1.1.2 伝搬遅延
        3. 7.1.1.3 オーバードライブ電圧
      2. 7.1.2 ヒステリシス
        1. 7.1.2.1 ヒステリシス付きの反転コンパレータ
        2. 7.1.2.2 ヒステリシス付きの非反転コンパレータ
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ローサイド電流センシング
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.1.2.2 ヒステリシス付きの非反転コンパレータ

図 7-3 に示すように、ヒステリシス付きの非反転コンパ レータには、反転入力側に 2 つの抵抗ネットワークと 1 つのリファレンス電圧 (VREF) が必要です。

TLV3231-Q1 TLV3232-Q1 ヒステリシス付き非反転構成の TLV3231-Q1図 7-5 ヒステリシス付き非反転構成の TLV3231-Q1

出力が "High" と "Low" のときの等価な抵抗ネットワークを図 7-6 に示します。

TLV3231-Q1 TLV3232-Q1 非反転構成の抵抗ネットワーク図 7-6 非反転構成の抵抗ネットワーク

VIN が VREF を下回ると、出力は "Low" になります。出力が "Low" から "High" に切り替わるには、VIN が VIN1 のスレッショルドよりも高くなる必要があります。式 4 を使用して、VIN1 を計算します。

式 4. TLV3231-Q1 TLV3232-Q1

VIN が VREF を上回ると、出力は "High" になります。コンパレータが "Low" 状態に戻るには、VIN が VIN2 よりも降下する必要があります。式 5 を使用して、VIN2 を計算します。

式 5. TLV3231-Q1 TLV3232-Q1

式 6 に示すように、この回路のヒステリシスは VIN1 と VIN2 の差です。

式 6. TLV3231-Q1 TLV3232-Q1

詳細については、アプリケーション ノート SNOA997 「ヒステリシス回路付き反転コンパレータ」および SBOA313 「ヒステリシス回路付き非反転コンパレータ」を参照してください。