JAJSWM9 May   2025 TAS5830

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
      1. 5.7.1 BD 変調によるブリッジ接続負荷 (BTL) 構成曲線
      2. 5.7.2 1SPW 変調によるブリッジ接続負荷 (BTL) 構成曲線
      3. 5.7.3 BD 変調による並列ブリッジ接続負荷 (PBTL) 構成
      4. 5.7.4 1SPW 変調による並列ブリッジ接続負荷 (PBTL) 構成
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源
      2. 6.3.2 デバイス クロッキング
      3. 6.3.3 シリアル オーディオ ポート — クロック速度
      4. 6.3.4 クロック HALT 自動回復
      5. 6.3.5 サンプル レートの即時変更
      6. 6.3.6 シリアル オーディオ ポート — データ形式とビット深度
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ソフトウェア コントローラ
      2. 6.4.2 スピーカ アンプの動作モード
        1. 6.4.2.1 BTL モード
        2. 6.4.2.2 PBTL モード
      3. 6.4.3 低 EMI モード
        1. 6.4.3.1 スペクトラム拡散
        2. 6.4.3.2 チャネル間位相シフト
        3. 6.4.3.3 マルチデバイスの PWM 位相同期
          1. 6.4.3.3.1 起動フェーズでの I2S クロックとの位相同期
          2. 6.4.3.3.2 GPIO との位相同期
      4. 6.4.4 サーマル フォールドバック
      5. 6.4.5 デバイスの状態制御
      6. 6.4.6 デバイス変調
        1. 6.4.6.1 BD 変調
        2. 6.4.6.2 1SPW 変調
        3. 6.4.6.3 ハイブリッド変調
      7. 6.4.7 プログラミングと制御
        1. 6.4.7.1 I2C シリアル通信バス
        2. 6.4.7.2 ハードウェア制御モード
        3. 6.4.7.3 I2C ターゲット アドレス
          1. 6.4.7.3.1 ランダム書き込み
          2. 6.4.7.3.2 シーケンシャル書き込み
          3. 6.4.7.3.3 ランダム読み出し
          4. 6.4.7.3.4 シーケンシャル読み出し
          5. 6.4.7.3.5 DSP メモリ ブック、ページおよび BQ を更新
          6. 6.4.7.3.6 チェックサム
            1. 6.4.7.3.6.1 巡回冗長性検査 (CRC) チェックサム
            2. 6.4.7.3.6.2 排他 または (XOR) チェックサム
        4. 6.4.7.4 ソフトウェアによる制御
          1. 6.4.7.4.1 起動手順
          2. 6.4.7.4.2 シャットダウン手順
        5. 6.4.7.5 保護および監視
          1. 6.4.7.5.1 過電流制限 (サイクル バイ サイクル)
          2. 6.4.7.5.2 過電流シャットダウン (OCSD)
          3. 6.4.7.5.3 DC 検出エラー
          4. 6.4.7.5.4 過熱シャットダウン (OTSD)
          5. 6.4.7.5.5 PVDD 過電圧および低電圧誤差
          6. 6.4.7.5.6 PVDD 降下検出
          7. 6.4.7.5.7 クロック障害
  8. 7 レジスタ マップ
    1. 7.1 REG_MAP レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 代表的なアプリケーション
      1. 8.1.1 2.0 (ステレオBTL) システム
      2. 8.1.2 モノラル (PBTL) システム
    2. 8.2 電源に関する推奨事項
      1. 8.2.1 DVDD サプライ
      2. 8.2.2 PVDD サプライ
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
        1. 8.3.1.1 オーディオ アンプの一般的なガイドライン
        2. 8.3.1.2 PVDD ネットワーク上の PVDD バイパス コンデンサの配置の重要性
        3. 8.3.1.3 最適化済みの放熱特性
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 デバイスの命名規則
      2. 9.1.2 開発サポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴

6.4.7.2 ハードウェア制御モード

I2C レジスタ制御の高度な柔軟性を必要としないシステムや、I2C ホスト コントローラを利用できないシステムでは、TAS5830 をハードウェア制御モードで使用できます。その後で本デバイスはハードウェアモードのデフォルト構成で動作し、ハードウェア制御ピンによって変更が行われます。同じ構成でハードウェア制御モードとソフトウェア制御モードの間のオーディオ性能は同じですが、ソフトウェア制御モードでレジスタからより多くの機能を利用できます。

目的のスタートアップ設定として、回路図設計時に TAS5830 の複数の I/O を考慮する必要があります。ハードウェア制御モードに移行する方法は、HW_MODE ピン 8 を DVDD にプルアップすることです。

TAS5830 のデフォルトのハードウェア構成は、BTL モード、768kHz のスイッチング周波数、1SPW モード、175kHz の Class-D アンプ ループ帯域幅、29.5Vp/FS のアナログ ゲイン、CBC スレッショルド、OCP スレッショルドの 80% です。このドライバでは、HW_SEL0 ピン 16 および HW_SEL1 ピン 15 が GND に直接接続されている必要があります。

表 6-3 ハードウェア制御 — HW_SEL0 ピン 16
ピン構成 アナログ ゲイン H ブリッジ出力構成
0Ω を GND との間に接続 33.1VP/FS BTL
1kΩ から GND へ 23.4VP/FS BTL
4.7kΩ から GND へ 16.6VP/FS BTL
15kΩ から GND へ 8.3VP/FS BTL
33kΩ から DVDD へ 8.3VP/FS PBTL
6.8kΩ から DVDD へ 16.6VP/FS PBTL
1.5kΩ から DVDD へ 23.4VP/FS PBTL
0Ω を DVDD との間に接続 33.1VP/FS PBTL
表 6-4 ハードウェア制御 - HW_SEL1 ピン 15
ピン構成FSW と Class-D のループ帯域幅サイクル単位の電流制限スレッショルドスペクトラム拡散変調
0Ω を GND との間に接続768kHz FSW、175kHz BWCBC スレッショルド = 80% OCP無効1SPW
1kΩ から GND へ768kHz FSW、175kHz BWCBC ディスエーブル無効1SPW
4.7kΩ から GND へ768kHz FSW、175kHz BWCBC スレッショルド = 40% OCP無効1SPW
15kΩ から GND へ768kHz FSW、175kHz BWCBC スレッショルド = 60% OCP無効1SPW
33kΩ から DVDD へ480kHz FSW、100kHz BWCBC ディスエーブルイネーブルBD
6.8kΩ から DVDD へ480kHz FSW、100kHz BWCBC スレッショルド = 80% OCPイネーブルBD
1.5kΩ から DVDD へ480kHz FSW、100kHz BWCBC スレッショルド = 40% OCPイネーブルBD
0Ω を DVDD との間に接続480kHz FSW、100kHz BWCBC スレッショルド = 60% OCPイネーブルBD

事例 1：

BTL モード、FSW = 768kHz、1SPW 変調、175kHz ループ帯域幅、CBC スレッショルド = 80% OCP、アナログ ゲイン = 29.5VP/FS、スペクトラム拡散はディセーブル。


TAS5830 標準的なハードウェア制御モード アプリケーションの回路図 - BTL モード
図 6-10 標準的なハードウェア制御モード アプリケーションの回路図 - BTL モード

事例 2：

PBTL モード、FSW = 768kHz、1 SPW 変調、175kHz ループ帯域幅、CBC スレッショルド = 80% OCP、アナログ ゲイン= 29.5VP/FS、スペクトラム拡散はディセーブル。


TAS5830 標準的なハードウェア制御モード アプリケーションの回路図 - PBTL モード
図 6-11 標準的なハードウェア制御モード アプリケーションの回路図 - PBTL モード