JAJSWM9 May   2025 TAS5830

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
      1. 5.7.1 BD 変調によるブリッジ接続負荷 (BTL) 構成曲線
      2. 5.7.2 1SPW 変調によるブリッジ接続負荷 (BTL) 構成曲線
      3. 5.7.3 BD 変調による並列ブリッジ接続負荷 (PBTL) 構成
      4. 5.7.4 1SPW 変調による並列ブリッジ接続負荷 (PBTL) 構成
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源
      2. 6.3.2 デバイス クロッキング
      3. 6.3.3 シリアル オーディオ ポート — クロック速度
      4. 6.3.4 クロック HALT 自動回復
      5. 6.3.5 サンプル レートの即時変更
      6. 6.3.6 シリアル オーディオ ポート — データ形式とビット深度
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ソフトウェア コントローラ
      2. 6.4.2 スピーカ アンプの動作モード
        1. 6.4.2.1 BTL モード
        2. 6.4.2.2 PBTL モード
      3. 6.4.3 低 EMI モード
        1. 6.4.3.1 スペクトラム拡散
        2. 6.4.3.2 チャネル間位相シフト
        3. 6.4.3.3 マルチデバイスの PWM 位相同期
          1. 6.4.3.3.1 起動フェーズでの I2S クロックとの位相同期
          2. 6.4.3.3.2 GPIO との位相同期
      4. 6.4.4 サーマル フォールドバック
      5. 6.4.5 デバイスの状態制御
      6. 6.4.6 デバイス変調
        1. 6.4.6.1 BD 変調
        2. 6.4.6.2 1SPW 変調
        3. 6.4.6.3 ハイブリッド変調
      7. 6.4.7 プログラミングと制御
        1. 6.4.7.1 I2C シリアル通信バス
        2. 6.4.7.2 ハードウェア制御モード
        3. 6.4.7.3 I2C ターゲット アドレス
          1. 6.4.7.3.1 ランダム書き込み
          2. 6.4.7.3.2 シーケンシャル書き込み
          3. 6.4.7.3.3 ランダム読み出し
          4. 6.4.7.3.4 シーケンシャル読み出し
          5. 6.4.7.3.5 DSP メモリ ブック、ページおよび BQ を更新
          6. 6.4.7.3.6 チェックサム
            1. 6.4.7.3.6.1 巡回冗長性検査 (CRC) チェックサム
            2. 6.4.7.3.6.2 排他 または (XOR) チェックサム
        4. 6.4.7.4 ソフトウェアによる制御
          1. 6.4.7.4.1 起動手順
          2. 6.4.7.4.2 シャットダウン手順
        5. 6.4.7.5 保護および監視
          1. 6.4.7.5.1 過電流制限 (サイクル バイ サイクル)
          2. 6.4.7.5.2 過電流シャットダウン (OCSD)
          3. 6.4.7.5.3 DC 検出エラー
          4. 6.4.7.5.4 過熱シャットダウン (OTSD)
          5. 6.4.7.5.5 PVDD 過電圧および低電圧誤差
          6. 6.4.7.5.6 PVDD 降下検出
          7. 6.4.7.5.7 クロック障害
  8. 7 レジスタ マップ
    1. 7.1 REG_MAP レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 代表的なアプリケーション
      1. 8.1.1 2.0 (ステレオBTL) システム
      2. 8.1.2 モノラル (PBTL) システム
    2. 8.2 電源に関する推奨事項
      1. 8.2.1 DVDD サプライ
      2. 8.2.2 PVDD サプライ
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
        1. 8.3.1.1 オーディオ アンプの一般的なガイドライン
        2. 8.3.1.2 PVDD ネットワーク上の PVDD バイパス コンデンサの配置の重要性
        3. 8.3.1.3 最適化済みの放熱特性
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 デバイスの命名規則
      2. 9.1.2 開発サポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴

5.5 電気的特性

自由気流での室温 25°C、1SPW モード、LC フィルタ = 10uH + 0.68μF、Fsw = 384kHz、Class-D 帯域幅 = 80kHz (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
デジタル I/O
|IIH| DVDD
参照デジタル入力ピンの
入力ロジック high 電流レベル		 VIN(DigIn) = VDVDD 10 μA
|IIL| DVDD
参照デジタル入力ピンの
入力ロジック low 電流レベル		 VIN(DigIn) = 0 V -10 μA
VIH(Digin) DVDD
参照デジタル入力の
入力ロジック high しきい値		 70% VDVDD
VIL(Digin) DVDD
参照デジタル
入力の入力ロジック low しきい値		 30% VDVDD
VOH(Digin) ロジック high 出力電圧
レベル		 IOH = 4mA 80% VDVDD
VOL(Digin) 出力ロジック low 電圧レベル IOH = -4mA 20% VDVDD
I2C 制御ポート
CL(I2C) 各 I2C ラインで許容される負荷容量
 400 pF
fSCL(fast) SCL 周波数をサポート ウェイトなし、高速モード 400 1000 kHz
fSCL(slow) SCL 周波数をサポート ウェイトなし、スロー モード 100 kHz
シリアル オーディオ ポート
tDLY 必要な LRCLK/SCLK から FS までの
立ち上がりエッジ遅延		 5 ns
DSCLK 許容される SCLK デューティ サイクル 40% 60%
fS サポートしている入力サンプルレート 32 192 kHz
fSCLK サポートしている SCLK 周波数 32 64 fS
fSCLK SCLK 周波数 24.576 MHz
アンプの動作モードと DC パラメータです
toff ターンオフ時間 シャットダウン、HiZ、スリープ、またはディープ スリープに再生します。ボリューム ランプを除外します。 4.35 ms
twake ウェークアップ時間 ディープ スリープから再生へ。ボリューム ランプを除外します。  2.4 ms
twake ウェークアップ時間 スリープから再生へ。ボリューム ランプを除外します。  2.3 ms
twake ウェークアップ時間 Hi-Z から再生へ。ボリューム ランプを除外します。  70 μs
ICC
DVDD の静止電源電流		 PDN = 2V、DVDD = 3.3V、再生モード、
一般的なオーディオ プロセス フロー。DSP が完全に動作している場合		 24 mA
ICC
DVDD の静止電源電流		 PDN = 2V、DVDD = 3.3V、スリープ モード 1 mA
ICC
DVDD の静止電源電流		 PDN = 2V、DVDD = 3.3V、ディープ スリープ モード 1 mA
ICC
DVDD の静止電源電流		 PDN = 0.8V、DVDD = 3.3V、シャットダウン モード 18 μA
ICC
PVDD の静止電源電流		 PDN = 2V、PVDD = 24V、無負荷、LC フィルタ =
10μH + 0.68 μF、FSW = 384kHz、1SPW 変調、再生モード		 35 mA
ICC
PVDD の静止電源電流		 PDN = 2V、PVDD = 24V、無負荷、LC フィルタ =
10μH + 0.68μF、FSW = 384kHz、出力 HiZ モード		 11 mA
ICC
PVDD の静止電源電流		 PDN = 2V、PVDD = 24V、無負荷、LC フィルタ =
10 μH + 0.68 μF、FSW = 384kHz、スリープ モード		 7.5 mA
ICC
PVDD の静止電源電流		 PDN = 2V、PVDD = 24V、無負荷、LC フィルタ =
10μH + 0.68μF、FSW = 384kHz、ディープ スリープ モード		 10 μA
ICC
PVDD の静止電源電流		 PDN = 2V、PVDD = 24V、無負荷、LC フィルタ =
10 μH + 0.68 μF、FSW = 384kHz、シャットダウン モード		 10 μA
AV(SPK_AMP) プログラマブル ゲイン 値は、0dB 入力 (1FS) で測定された低い PVDD
による
クリッピングを無視した「ピーク電圧」を表します		 14.9 30.4 dBV
ΔAV(SPK_AMP) アンプのゲイン誤差 ゲイン = 30.4dBV 0.5 dB
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ソフトウェア モード 384 kHz
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ソフトウェア モード 480 kHz
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ソフトウェア モード 576 kHz
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ソフトウェア モード 768 kHz
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ハードウェア モード 480 kHz
fSPK_AMP スピーカ アンプのスイッチング周波数
。 		 ハードウェア モード 768 kHz
RDS(on) 個別の出力
MOSFET のドレイン-ソース間オン抵抗
 FET + メタライゼーション。VPVDD = 24V、I(OUT) = 500mA、
TJ = 25℃		 70 mΩ
効率 (BTL) 低消費電力再生の効率 (電力段の効率) PVDD = 24V、LC フィルタ= 10μH + 0.68μF、FSW = 384kHz、1SPW 変調、負荷 = 4Ω、各チャネルで 1W 出力電力を再生 53 %
効率 (PBTL) より大きなパワー再生の効率 (出力段の効率) PVDD = 24V、LC フィルタ = 10μH + 0.68μF、FSW = 384kHz、1SPW 変調、負荷 = 3Ω、120W の出力電力を再生 92 %
PROTECTION
OCETHRES 過電流エラー スレッショルド
(スピーカー電流)		 スピーカ出力電流 (LC フィルタ後) 、スピーカ
電流、LC フィルタ = 10uH + 0.68μF、BTL モード		 7.5 8 8.5 A
UVETHRES(PVDD) PVDD 低電圧誤差
スレッショルド		 4 4.25 V
OVETHRES(PVDD) PVDD 過電圧誤差
スレッショルド		 30.5 32 V
DCETHRES 出力 DC 誤差保護
スレッショルド		 Class-D アンプの出力 DC 電圧クロス
スピーカ負荷により、出力 DC フォルト保護をトリガ		 3.2 V
TDCDET 出力 DC 検出時間 Class-D アンプの出力は DCETHRES 以上のままです
 640 ms
OTETHRES 過熱エラー
スレッショルド		 179 ℃
OTEHystersis 過熱エラー
ヒステリシス		 11 ℃
OTWTHRES 過熱警告
レベル		 レジスタ 0x73 のビット 0 を読み出します 106 ℃
OTWTHRES 過熱警告
レベル		 レジスタ 0x73 のビット 1 を読み出します 130 ℃
OTWTHRES 過熱警告
レベル		 レジスタ 0x73 のビット 2 を読み出します 143 ℃
OTWTHRES 過熱警告
レベル		 レジスタ 0x73 のビット 3 を読み出します 156 ℃
オーディオ PERFORMACNE (ステレオ BTL)
|VOS| アンプのオフセット電圧 入力データがゼロで差動測定、30.4dBV
アナログ ゲインで
プログラム可能なゲイン構成、VPVDD 範囲：12V ～ 30V		 -5 5 mV
THD+NSPK 全高調波歪みおよび
ノイズ
(PO = 1W、f = 1kHz)		 VPVDD = 26V、LC フィルタ = 10μH + 0.68μF、負荷 = 4Ω 0.015 %
VPVDD = 26V、LC フィルタ = 10uH + 0.68uF、負荷 = 8Ω 0.015 %
PO(SPK) チャネルあたりの出力電力 VPVDD = 26V、LC フィルタ = 10uH + 0.68 μ F、RSPK = 4Ω、f = 1kHz、THD + N = 10% 80 W
PO(SPK) チャネルあたりの出力電力 VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、RSPK = 4Ω、f = 1kHz、THD + N = 1% 65 W
PO(SPK) チャネルあたりの出力電力 VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、RSPK = 8Ω、f = 1kHz、THD + N = 10% 41 W
PO(SPK) チャネルあたりの出力電力 VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、RSPK = 8Ω、f = 1kHz、THD + N = 1% 33 W
ICN(SPK) アイドル チャネル ノイズ (重み付け、
AES17)		 VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、負荷 = 4Ω、Fsw = 576kHz、BD 変調 40 μVrms
VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、負荷 = 4Ω、Fsw = 384kHz、1SPW 変調 37 μVrms
VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、負荷 = 8Ω、Fsw = 576kHz、BD 変調 42 μVrms
VPVDD = 26V、LC フィルタ = 10uH + 0.68μF、負荷 = 8Ω、Fsw = 384kHz、1SPW 変調 40 μVrms
DR ダイナミック レンジ A-Weighted、-60 dBFS 方式。VPVDD = 24V、負荷 = 6Ω アナログ ゲイン = 30.4dBV 111 dB
SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準、VPVDD = 24V、負荷 = 6ΩΩ 111 dB
A-Weighted、1% THD+N 出力レベルを基準、VPVDD = 18V、負荷 = 4Ω 108 dB
PSRR 電源除去比 注入ノイズ = 1kHz、1Vrms、VPVDD = 26V、入力オーディオ信号 = デジタル ゼロ 73 dB
X-talkSPK クロストーク (左から右へ
の結合と右から
左への結合の間の最悪のケース)		 f = 1kHz、muRata のインダクタ (DFEG7030D-4R7) に基づく
 100 dB
オーディオ性能 (モノラル PBTL)
|VOS| アンプのオフセット電圧 ゼロ入力データで差動測定、
プログラマブル ゲインは 30.4dBV
アナログゲインに設定、VPVDD = 12V 〜 30V 範囲、1SPW モード		 -5 5 mV
PO(SPK) 出力電力 VPVDD = 29V、RSPK = 3Ω、f = 1kHz、THD+N = 1% 123 W
VPVDD = 29V、RSPK = 3Ω、f = 1kHz、THD+N = 10% 148 W
VPVDD = 24V、RSPK = 2Ω、f = 1kHz、THD+N = 1% 119 W
VPVDD = 24V、RSPK = 2Ω、f = 1kHz、THD+N = 10% 141 W
THD+NSPK 全高調波歪みおよび
ノイズ
(PO = 1W、f = 1kHz)		 VPVDD = 24V、LC フィルタ = 10uH + 0.68uF、RSPK = 2Ω 0.05 %
VPVDD = 29V、LC フィルタ = 10uH + 0.68uF、RSPK = 3Ω 0.07 %
DR ダイナミック レンジ A-Weighted、-60dBFS 方法、VPVDD = 29V、RSPK
= 3Ω。		 109 dB
SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準
、VPVDD = 29V、RSPK = 3Ω		 109 dB
A-Weighted、1% THD+N 出力レベルを基準
、VPVDD = 24V、RSPK = 2Ω		 108 dB
PSRR 電源除去比 注入ノイズ = 1kHz、1Vrms、VPVDD = 18V、
入力オーディオ信号 = デジタル ゼロ		 70 dB