JAJSXJ7B November   2024  – November 2025 TCAN2845-Q1 , TCAN2847-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  IEC ESD 定格
    4. 6.4  推奨動作条件
    5. 6.5  熱に関する情報
    6. 6.6  電源の特性
    7. 6.7  電気的特性
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  VSUP ピン
      2. 8.3.2  VCC1 レギュレータ
      3. 8.3.3  VCC2 レギュレータ
        1. 8.3.3.1 VCC2 バッテリ短絡保護
      4. 8.3.4  nRST ピン
      5. 8.3.5  VEXCC レギュレータ
      6. 8.3.6  CAN FD トランシーバ
        1. 8.3.6.1 ドライバおよびレシーバ機能
        2. 8.3.6.2 CAN バスのバイアス印加
      7. 8.3.7  LIN トランシーバ
        1. 8.3.7.1 LIN トランスミッタの特性
        2. 8.3.7.2 LIN レシーバの特性
        3. 8.3.7.3 LIN の終端
      8. 8.3.8  GND
      9. 8.3.9  LIMP ピン
      10. 8.3.10 ハイサイドスイッチ (HSS1 - HSS4)
      11. 8.3.11 WAKE1、WAKE2、WAKE3/DIR ピン
        1. 8.3.11.1 WAKE ピンの代替構成
          1. 8.3.11.1.1 VBAT 監視
            1. 8.3.11.1.1.1 通常モードでの WAKE1_SENSE/OV_WAKE12SW_DIS と HSS4 機能間の相互作用
          2. 8.3.11.1.2 直接駆動
      12. 8.3.12 SDO ピン
      13. 8.3.13 nCS ピン
      14. 8.3.14 SCK ピン
      15. 8.3.15 SDI ピン
      16. 8.3.16 割り込み機能 (nINT)
      17. 8.3.17 SW ピン
      18. 8.3.18 GFO ピン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 初期モード
      2. 8.4.2 通常モード
      3. 8.4.3 スタンバイ モード
      4. 8.4.4 リスタート モード
      5. 8.4.5 フェイルセーフ モード
        1. 8.4.5.1 SBC フォルト
        2. 8.4.5.2 CAN トランシーバ故障
        3. 8.4.5.3 LIN トランシーバの故障 ( および TCAN2847x-Q1)
      6. 8.4.6 スリープ モード
      7. 8.4.7 ウェーク機能
        1. 8.4.7.1 スリープモードで CRXD 要求 (BWRR) を使用した CAN バスウェーク
        2. 8.4.7.2 LIN バス ウェーク
        3. 8.4.7.3 WAKEx 入力端子によるローカル ウェークアップ (LWU)
          1. 8.4.7.3.1 スタティックウェーク
          2. 8.4.7.3.2 サイクリックセンシングウェーク
        4. 8.4.7.4 周期的ウェーク
        5. 8.4.7.5 スリープ モードでのダイレクト ドライブ
        6. 8.4.7.6 選択的ウェイクアップ
          1. 8.4.7.6.1 選択的ウェークモード
          2. 8.4.7.6.2 フレーム検出
          3. 8.4.7.6.3 ウェークアップ フレーム (WUF) の検証
          4. 8.4.7.6.4 WUF ID 検証
          5. 8.4.7.6.5 WUF DLC 検証
          6. 8.4.7.6.6 WUF データ検証
          7. 8.4.7.6.7 フレームエラーカウンタ
          8. 8.4.7.6.8 CAN FD フレーム耐性
          9. 8.4.7.6.9 8Mbps フィルタリング
      8. 8.4.8 保護機能
        1. 8.4.8.1  フェイルセーフ機能
          1. 8.4.8.1.1 スリープウェークエラーを使用するスリープモード
        2. 8.4.8.2  デバイス リセット
        3. 8.4.8.3  端子のフローティング
        4. 8.4.8.4  TXD ドミナント タイムアウト (DTO)
        5. 8.4.8.5  LIN バスがドミナント状態で固着するシステム故障：偽のウェイクアップ誤動作防止
        6. 8.4.8.6  CAN バスの短絡電流制限
        7. 8.4.8.7  サーマル シャットダウン
        8. 8.4.8.8  低電圧と過電圧のロックアウトおよび電源オフのデバイス
          1. 8.4.8.8.1 低電圧
            1. 8.4.8.8.1.1 VSUP および VHSS 低電圧
            2. 8.4.8.8.1.2 VCC1 低電圧
            3. 8.4.8.8.1.3 VCC2 および VEXCC 低電圧
            4. 8.4.8.8.1.4 VCAN 低電圧
          2. 8.4.8.8.2 VCC1、VCC2、VEXCC の過電圧
          3. 8.4.8.8.3 VCC1、VCC2、VEXCC の短絡
        9. 8.4.8.9  ウォッチドッグ
          1. 8.4.8.9.1 ウォッチドッグ エラー カウンタおよびアクション
          2. 8.4.8.9.2 ウォッチドッグ SPI プログラミング
            1. 8.4.8.9.2.1 ウォッチドッグ構成レジスタのロックとロック解除
              1. 8.4.8.9.2.1.1 SPI 2 バイトモードでのウォッチドッグ構成
          3. 8.4.8.9.3 ウォッチドッグ タイミング
          4. 8.4.8.9.4 Q&A ウォッチドッグ
            1. 8.4.8.9.4.1 WD Q&A 基本情報
            2. 8.4.8.9.4.2 Q&A レジスタおよび設定
            3. 8.4.8.9.4.3 WD Q&A 値の生成
              1. 8.4.8.9.4.3.1 回答の比較
              2. 8.4.8.9.4.3.2 2 ビット ウォッチドッグ回答カウンタのシーケンス
            4. 8.4.8.9.4.4 Q&A WD の例
              1. 8.4.8.9.4.4.1 目的の挙動の設定例
              2. 8.4.8.9.4.4.2 Q&A シーケンスの実行例
        10. 8.4.8.10 バス フォルト検出および通信
    5. 8.5 プログラミング
      1. 8.5.1 SPI 通信
        1. 8.5.1.1 巡回冗長検査
        2. 8.5.1.2 ノット チップ セレクト (nCS)：
        3. 8.5.1.3 SPI クロック入力 (SCK)：
        4. 8.5.1.4 SPI データ入力 (SDI)：
        5. 8.5.1.5 SPI データ出力 (SDO)：
      2. 8.5.2 EEPROM
  10. 9 レジスタ
    1. 9.1 レジスタ
      1. 9.1.1  DEVICE_ID_y レジスタ (アドレス = 00h + 式) [リセット = xxh]
      2. 9.1.2  REV_ID レジスタ (アドレス = 08h) [リセット = 2Xh]
      3. 9.1.3  SPI_CONFIG レジスタ (アドレス = 09h) [リセット = 00h]
      4. 9.1.4  CRC_CNTL レジスタ (アドレス = 0Ah) [リセット = 00h]
      5. 9.1.5  CRC_POLY_SET (アドレス = 0Bh) [リセット = 00h]
      6. 9.1.6  SBC_CONFIG (アドレス = 0Ch) [リセット = 06h]
      7. 9.1.7  VREG_CONFIG1 (アドレス = 0Dh) [リセット = 80h]
      8. 9.1.8  SBC_CONFIG1 レジスタ (アドレス = 0Eh) [リセット = 01h]
      9. 9.1.9  Scratch_Pad_SPI レジスタ (アドレス = 0Fh) [リセット = 00h]
      10. 9.1.10 CAN_CNTRL_1 レジスタ (アドレス = 10h) [リセット = 04h]
      11. 9.1.11 WAKE_PIN_CONFIG1 レジスタ (アドレス = 11h) [リセット = 00h]
      12. 9.1.12 WAKE_PIN_CONFIG2 レジスタ (アドレス = 12h) [リセット = 02h]
      13. 9.1.13 WD_CONFIG_1 レジスタ (アドレス = 13h) [リセット = 82h]
      14. 9.1.14 WD_CONFIG_2 レジスタ (アドレス = 14h) [リセット = 60h]
      15. 9.1.15 WD_INPUT_TRIG レジスタ (アドレス = 15h) [リセット = 00h]
      16. 9.1.16 WD_RST_PULSE レジスタ (アドレス = 16h) [リセット = 00h]
      17. 9.1.17 FSM_CONFIG レジスタ (アドレス = 17h) [リセット = 00h]
      18. 9.1.18 FSM_CNTR レジスタ (アドレス = 18h) [リセット = 00h]
      19. 9.1.19 DEVICE_CONFIG0 レジスタ (アドレス = 19h) [リセット = 10h]
      20. 9.1.20 DEVICE_CONFIG1 (アドレス = 1Ah) [リセット = 00h]
      21. 9.1.21 DEVICE_CONFIG2 (アドレス = 1Bh) [リセット = 00h]
      22. 9.1.22 SWE_TIMER (アドレス = 1Ch) [リセット = 28h]
      23. 9.1.23 LIN_CNTL (アドレス = 1Dh) [リセット = 20h]
      24. 9.1.24 HSS_CNTL (アドレス = 1Eh) [リセット = 00h]
      25. 9.1.25 PWM1_CNTL1 (アドレス = 1Fh) [リセット = 00h]
      26. 9.1.26 PWM1_CNTL2 (アドレス = 20Fh) [リセット = 00h]
      27. 9.1.27 PWM1_CNTL3 (アドレス = 21Fh) [リセット = 00h]
      28. 9.1.28 PWM2_CNTL1 (アドレス = 22Fh) [リセット = 00h]
      29. 9.1.29 PWM2_CNTL2 (アドレス = 23Fh) [リセット = 00h]
      30. 9.1.30 PWM2_CNTL3 (アドレス = 24Fh) [リセット = 00h]
      31. 9.1.31 TIMER1_CONFIG (アドレス = 25h) [リセット = 00h]
      32. 9.1.32 TIMER2_CONFIG (アドレス = 26h) [リセット = 00h]
      33. 9.1.33 RSRT_CNTR (アドレス = 28h) [リセット = 40h]
      34. 9.1.34 nRST_CNTL (アドレス = 29h) [リセット = 2Ch]
      35. 9.1.35 WAKE_PIN_CONFIG3 レジスタ (アドレス = 2Ah) [リセット = E0h]
      36. 9.1.36 WAKE_PIN_CONFIG4 レジスタ (アドレス = 2Bh) [リセット = 22h]
      37. 9.1.37 WD_QA_CONFIG レジスタ (アドレス = 2Dh) [リセット = 0Ah]
      38. 9.1.38 WD_QA_ANSWER レジスタ (アドレス = 2Eh) [リセット = 00h]
      39. 9.1.39 WD_QA_QUESTION レジスタ (アドレス = 2Fh) [リセット = 3Ch]
      40. 9.1.40 SW_ID1 レジスタ (アドレス = 30h) [リセット = 00h]
      41. 9.1.41 SW_ID2 レジスタ (アドレス = 31h) [リセット = 00h]
      42. 9.1.42 SW_ID3 レジスタ (アドレス = 32h) [リセット = 00h]
      43. 9.1.43 SW_ID4 レジスタ (アドレス = 33h) [リセット = 00h]
      44. 9.1.44 SW_ID_MASK1 レジスタ (アドレス = 34h) [リセット = 00h]
      45. 9.1.45 SW_ID_MASK2 レジスタ (アドレス = 35h) [リセット = 00h]
      46. 9.1.46 SW_ID_MASK3 レジスタ (アドレス = 36h) [リセット = 00h]
      47. 9.1.47 SW_ID_MASK4 レジスタ (アドレス = 37h) [リセット = 00h]
      48. 9.1.48 SW_ID_MASK_DLC レジスタ (アドレス = 38h) [リセット = 00h]
      49. 9.1.49 DATA_y レジスタ (アドレス = 39h + 式) [リセット = 00h]
      50. 9.1.50 SW_RSVD_y レジスタ (アドレス = 41h + 式) [リセット = 00h]
      51. 9.1.51 SW_CONFIG_1 レジスタ (アドレス = 44h) [リセット = 50h]
      52. 9.1.52 SW_CONFIG_2 レジスタ (アドレス = 45h) [リセット = 00h]
      53. 9.1.53 SW_CONFIG_3 レジスタ (アドレス = 46h) [リセット = 1Fh]
      54. 9.1.54 SW_CONFIG_4 レジスタ (アドレス = 47h) [リセット = 00h]
      55. 9.1.55 SW_CONFIG_RSVD_y レジスタ (アドレス = 48h + 式) [リセット = 00h]
      56. 9.1.56 HSS_CNTL2 (アドレス = 4Dh) [リセット = 00h]
      57. 9.1.57 EEPROM_CONFIG (アドレス = 4Eh) [リセット = 00h]
      58. 9.1.58 HSS_CNTL3 (アドレス = 4Fh) [リセット = 00h]
      59. 9.1.59 INT_GLOBAL レジスタ (アドレス = 50h) [リセット = 00h]
      60. 9.1.60 INT_1 レジスタ (アドレス = 51h) [リセット = 00h]
      61. 9.1.61 INT_2 レジスタ (アドレス = 52h) [リセット = 40h]
      62. 9.1.62 INT_3 レジスタ (アドレス = 53h) [リセット = 00h]
      63. 9.1.63 INT_CANBUS_1 レジスタ (アドレス = 54h) [リセット = 00h]
      64. 9.1.64 INT_7 (アドレス = 55h) [リセット = 00h]
      65. 9.1.65 INT_EN_1 レジスタ (アドレス = 56h) [リセット = FFh]
      66. 9.1.66 INT_EN_2 レジスタ (アドレス = 57h) [リセット = 7Eh]
      67. 9.1.67 INT_EN_3 レジスタ (アドレス = 58h) [リセット = FEh]
      68. 9.1.68 INT_EN_CANBUS_1 レジスタ (アドレス = 59h) [リセット = BFh]
      69. 9.1.69 INT_4 レジスタ (アドレス = 5Ah) [リセット = 00h]
      70. 9.1.70 INT_6 レジスタ (アドレス = 5Ch) [リセット = 00h]
      71. 9.1.71 INT_EN_4 レジスタ (アドレス = 5Eh) [リセット = DFh]
      72. 9.1.72 INT_EN_6 レジスタ (アドレス = 60h) [リセット = FFh]
      73. 9.1.73 INT_EN_7 レジスタ (アドレス = 62) [リセット = FFh]
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
      1. 10.1.1 CAN BUS の負荷、長さ、ノード数
      2. 10.1.2 CAN の終端
        1. 10.1.2.1 終端
      3. 10.1.3 チャネル拡張
        1. 10.1.3.1 LIN 用のチャネル拡張
        2. 10.1.3.2 CAN FD 用のチャネル拡張
      4. 10.1.4 デバイスブラウンアウト情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
        1. 10.2.1.1 LTXD ドミナント状態タイムアウトのアプリケーション ノート
      2. 10.2.2 設計手順の詳細
        1. 10.2.2.1 CAN の詳細な設計手順
        2. 10.2.2.2 LIN の詳細な設計手順
      3. 10.2.3 アプリケーション曲線
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
      1. 10.4.1 レイアウトのガイドライン
      2. 10.4.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 CAN トランシーバの物理層の規格：
      2. 11.1.2 LIN トランシーバ物理層の規格
      3. 11.1.3 EMC 要件：
      4. 11.1.4 適合テストの要件：
      5. 11.1.5 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

9.1 レジスタ

表 9-1 は、デバイスのレジスタ用メモリマップトレジスタを示しています。表 9-1にないレジスタオフセットアドレスはすべて予約済みの位置であると見なして、レジスタの内容は変更しないでください。

表 9-1 デバイスのレジスタ
アドレス略称レジスタ名セクション
0h + 式DEVICE_ID_yデバイス部品番号セクション 9.1.1
8hREV_IDメジャーおよびマイナーリビジョンセクション 9.1.2
9hSPI_CONFIGSPI モード構成セクション 9.1.3
AhCRC_CNTLSPI CRC 制御セクション 9.1.4
BhCRC_POLY_SETSPI CRC 多項式をセットセクション 9.1.5
ChSBC_CONFIGSBC、HSS、VCC2 の選択セクション 9.1.6
DhVREG_CONFIG1VCC1 および VEXCC レギュレータを構成セクション 9.1.7
EhSBC_CONFIG1SBC の構成セクション 9.1.8
FhScratch_Pad_SPIテストレジスタ SPI の読み取りおよび書き込みセクション 9.1.9
10hCAN_CNTRL_1CAN トランシーバ 1 制御セクション 9.1.10
11hWAKE_PIN_CONFIG1WAKE ピン構成 1セクション 9.1.11
12hWAKE_PIN_CONFIG2WAKE ピン構成 2セクション 9.1.12
13hWD_CONFIG_1ウォッチドッグ構成 1セクション 9.1.13
14hWD_CONFIG_2ウォッチドッグ構成 2セクション 9.1.14
15hWD_INPUT_TRIGウォッチドッグ入力トリガセクション 9.1.15
16hWD_RST_PULSEウォッチドッグ出力パルス幅セクション 9.1.16
17hFSM_CONFIGフェイルセーフモード構成セクション 9.1.17
18hFSM_CNTRフェイルセーフモードカウンタセクション 9.1.18
19hDEVICE_CONFIG0デバイス構成 0セクション 9.1.19
1AhDEVICE_CONFIG1デバイス構成 1セクション 9.1.20
1BhDEVICE_CONFIG2デバイス構成 2セクション 9.1.21
1ChSWE_TIMERスリープウェークエラータイマ構成セクション 9.1.22
1DhLIN_CNTLLIN トランシーバ制御セクション 9.1.23
1EhHSS_CNTLハイサイドスイッチ 1 および 2 制御セクション 9.1.24
1FhPWM1_CNTL1パルス幅変調周波数の選択セクション 9.1.25
20hPWM1_CNTL2パルス幅変調デューティサイクルの 2 つの MSB 選択セクション 9.1.26
21hPWM1_CNTL3パルス幅変調デューティサイクルの 8 つの LSB 選択セクション 9.1.27
22hPWM2_CNTL1パルス幅変調周波数の選択セクション 9.1.28
23hPWM2_CNTL2パルス幅変調デューティサイクルの 2 つの MSB 選択セクション 9.1.29
24hPWM2_CNTL3パルス幅変調デューティサイクルの 8 つの LSB 選択セクション 9.1.30
25hTIMER1_CONFIGハイサイドスイッチタイマ 1 構成セクション 9.1.31
26hTIMER2_CONFIGハイサイドスイッチタイマ 2 構成セクション 9.1.32
28hRSRT_CNTRカウンタ構成を再開セクション 9.1.33
29hnRST_CNTLnRST および GFO ピン制御セクション 9.1.34
2AhWAKE_PIN_CONFIG3WAKE ピンのマルチウェーク入力構成と報告セクション 9.1.35
2BhWAKE_PIN_CONFIG4WAKE ピンのマルチウェーク入力構成と報告セクション 9.1.36
2DhWD_QA_CONFIGQ&A ウォッチドッグ構成セクション 9.1.37
2EhWD_QA_ANSWERQ&A ウォッチドッグの回答セクション 9.1.38
2FhWD_QA_QUESTIONQ&A ウォッチドッグの質問セクション 9.1.39
30hSW_ID1選択的ウェーク ID 1セクション 9.1.40
31hSW_ID2選択的ウェーク ID 2セクション 9.1.41
32hSW_ID3選択的ウェーク ID 3セクション 9.1.42
33hSW_ID4選択的ウェーク ID 4セクション 9.1.43
34hSW_ID_MASK1選択的ウェーク ID マスク 1セクション 9.1.44
35hSW_ID_MASK2選択的ウェーク ID マスク 2セクション 9.1.45
36hSW_ID_MASK3選択的ウェーク ID マスク 3セクション 9.1.46
37hSW_ID_MASK4選択的ウェーク ID マスク 4セクション 9.1.47
38hSW_ID_MASK_DLCID マスク、DLC、データマスクイネーブルセクション 9.1.48
39h + 式DATA_yCAN データバイト 7 ～ 0セクション 9.1.49
41h + 式SW_RSVD_ySW_RSVD0～SW_RSVD2セクション 9.1.50
44hSW_CONFIG_1CAN および CAN FD DR と動作セクション 9.1.51
45hSW_CONFIG_2フレームカウンタセクション 9.1.52
46hSW_CONFIG_3フレームカウンタスレッショルドセクション 9.1.53
47hSW_CONFIG_4モード構成セクション 9.1.54
48h + 式SW_CONFIG_RSVD_ySW_CONFIG_RSVD0～SW_CONFIG_RSVD5セクション 9.1.55
4DhHSS_CNTL2HSS3 と HSS4 の制御レジスタセクション 9.1.56
4EhEEPROM_CONFIGEEPROM アクセス可能性セクション 9.1.57
4FhHSS_CNTL3

OV/UV による HSS 動作を設定し、VCC2/VEXCC ステータスを提供し

セクション 9.1.58
50hINT_GLOBALグローバル割り込みセクション 9.1.59
51hINT_1割り込みセクション 9.1.60
52hINT_2割り込みセクション 9.1.61
53hINT_3割り込みセクション 9.1.62
54hINT_CANBUS_1CAN トランシーバ 1 バス故障割り込みセクション 9.1.63
55hINT_7ハイサイドスイッチ用割り込みセクション 9.1.64
56hINT_EN_1INT_1 の割り込みマスクセクション 9.1.65
57hINT_EN_2INT_2 の割り込みマスクセクション 9.1.66
58hINT_EN_3INT_3 の割り込みマスクセクション 9.1.67
59hINT_EN_CANBUS_1INT_CANBUS 用割り込みマスクセクション 9.1.68
5AhINT_4割り込みセクション 9.1.69
5ChINT_6割り込みセクション 9.1.70
5EhINT_EN_4INT_4 の割り込みマスクセクション 9.1.71
60hINT_EN_6INT_6 の割り込みマスクセクション 9.1.72
62hINT_EN_7ハイサイドスイッチの割り込みマスクセクション 9.1.73

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 9-2 このセクションでアクセス タイプに使用しているコードを示します。

表 9-2 デバイスのアクセス タイプ コード
アクセス タイプコード説明
読み取りタイプ
RR読み出し
RHH Rハードウェア読み取りによってセットまたはクリア
書き込みタイプ
HHハードウェアによってセットまたはクリア
WW書き込み
W1C1C W1 を書き込むことでビット
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値
レジスタ アレイ変数
i、j、k、l、m、nこれらの変数がレジスタ名、オフセット、またはアドレスで使用される場合、その変数はレジスタが繰り返しレジスタのグループの一部であるレジスタ配列の値を参照します。レジスタ グループは階層構造を形成し、アレイは式で表されます。
yこの変数がレジスタ名、オフセット、またはアドレスで使用される場合、その変数はレジスタ配列の値を参照します。