JAJSXR2A November   2024  – August 2025 TAS5802

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5.   デバイス比較表
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
      1. 5.7.1 1SPW 変調によるブリッジ接続負荷 (BTL) 構成曲線
      2. 5.7.2 BD 変調によるブリッジ接続負荷 (BTL) 構成曲線
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源
      2. 6.3.2 デバイス クロッキング
      3. 6.3.3 シリアル オーディオ ポート — クロック速度
      4. 6.3.4 シリアル オーディオ ポート (SAP)
      5. 6.3.5 デジタル オーディオ処理
      6. 6.3.6 Class-D オーディオ アンプ
        1. 6.3.6.1 スピーカ アンプ ゲイン選択
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ソフトウェア コントローラ
      2. 6.4.2 スピーカ アンプの動作モード
        1. 6.4.2.1 BTL モード
      3. 6.4.3 低 EMI モード
        1. 6.4.3.1 スペクトラム拡散
        2. 6.4.3.2 チャネル間位相シフト
        3. 6.4.3.3 マルチデバイスの PWM 位相同期
      4. 6.4.4 サーマル フォールドバック
      5. 6.4.5 デバイスの状態制御
      6. 6.4.6 デバイス変調
        1. 6.4.6.1 BD 変調
        2. 6.4.6.2 1SPW 変調
        3. 6.4.6.3 ハイブリッド変調
    5. 6.5 プログラミングと制御
      1. 6.5.1 I2C シリアル通信バス
      2. 6.5.2 ターゲット アドレス
        1. 6.5.2.1 ランダム書き込み
        2. 6.5.2.2 シーケンシャル書き込み
        3. 6.5.2.3 ランダム読み出し
        4. 6.5.2.4 シーケンシャル読み出し
        5. 6.5.2.5 DSP メモリ ブック、ページおよび BQ を更新
        6. 6.5.2.6 チェックサム
          1. 6.5.2.6.1 巡回冗長性検査 (CRC) チェックサム
          2. 6.5.2.6.2 排他 または (XOR) チェックサム
      3. 6.5.3 ソフトウェアによる制御
        1. 6.5.3.1 起動手順
        2. 6.5.3.2 シャットダウン手順
        3. 6.5.3.3 保護および監視
          1. 6.5.3.3.1 過電流シャットダウン (OCSD)
          2. 6.5.3.3.2 DC 検出
          3. 6.5.3.3.3 デバイス過熱保護機能
          4. 6.5.3.3.4 過電圧保護
          5. 6.5.3.3.5 低電圧保護
          6. 6.5.3.3.6 クロック障害
  9. 7 レジスタ マップ
    1. 7.1 ポート コントロール レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 ブートストラップ コンデンサ
      2. 8.1.2 インダクタの選択
      3. 8.1.3 電源のデカップリング
      4. 8.1.4 出力 EMI フィルタリング
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 2.0 (ステレオBTL) システム
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 設計手順の詳細
          1. 8.2.1.2.1 ステップ 1：ハードウェア統合
          2. 8.2.1.2.2 ステップ 2：スピーカ チューニング
          3. 8.2.1.2.3 ステップ 3：ソフトウェアの統合
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 DVDD 電源
      2. 8.3.2 PVDD 電源
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 オーディオ アンプの一般的なガイドライン
        2. 8.4.1.2 PVDD ネットワーク上の PVDD バイパス コンデンサの配置の重要性
        3. 8.4.1.3 最適化済みの放熱特性
          1. 8.4.1.3.1 デバイス、銅線、およびコンポーネントのレイアウト
          2. 8.4.1.3.2 ステンシル パターン
            1. 8.4.1.3.2.1 PCB のフットプリントとビアの配置
            2. 8.4.1.3.2.2 半田ステンシル
      2. 8.4.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 デバイスの命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1.     付録：パッケージ･オプション
    2. 11.1 テープおよびリール情報
    3. 11.2 メカニカル データ

6.3.6.1 スピーカ アンプ ゲイン選択

デジタル ゲインとアナログ ゲインの組み合わせにより、スピーカ アンプの全体的なゲインを得ることができます。図 6-9 に示すように、TAS5802 のオーディオ パスは、デジタル オーディオ入力ポート、デジタル オーディオ パス、デジタル PWM コンバータ (DPC)、ゲート ドライバ段、Class-D 電力段、帰還ループで構成され、この帰還ループが、出力情報を DPC ブロックに送り返して、出力ピンで検出された歪みを補正します。アンプの総ゲインは、デジタル オーディオ パスで GDIG と示されているデジタル ゲインと、アナログ変調器 GANA の入力からスピーカ アンプ電力段の出力までのアナログ ゲインで構成されます。

TAS5802 スピーカ アンプ ゲイン図 6-9 スピーカ アンプ ゲイン

図 6-9 に示すように、スピーカ アンプの最初のゲイン段は、デジタル オーディオ パスに存在します。このゲイン段は、ボリューム制御とデジタル昇圧ブロックで構成されています。ボリューム制御はデフォルトで–3dB に設定されており、変更はされません。レジスタ AGAIN レジスタ (オフセット = 54h) [リセット = 06h]、AGAIN[4:0] のすべての設定に対し、デジタル昇圧ブロックは -3dB のままです。これらのゲイン設定により、出力信号が異なる PVDD レベルでクリッピングされないように維持されます。–3dBFS の出力は 20.9V のピーク出力電圧であり、TAS5802 の最大ゲイン設定に推奨されます。

注: レジスタ設定が TAS58xx シリーズの他のデバイスと互換性があることを考慮すると、AGAIN<4:0> のデフォルト値は b'00000、この時点のアナログ ゲインは 0dBFs、ピーク電圧は 29.5V です。TAS5802 の最大 PVDD 電圧は最大 20V をサポートするため、アプリケーションでの推奨最大ゲインレベルは 20.9V のピーク電圧で –3dBFS であることに注意してください。これは、AGAIN<4:0> が b'00110 と構成されることを意味します。
表 6-3 アナログ ゲイン設定
再び <4:0>ゲイン (dBFS)アンプ出力ピーク電圧 (V)
00000029.5
……. …….. …….
00110 -3.0 20.9
…….……..…….
11111-15.54.87