JAJUA30F May   2017  – October 2025

 

  1.   1
  2. 1はじめにお読みください
    1. 1.1 このマニュアルについて
    2. 1.2 テキサス・インスツルメンツの関連資料
  3.   商標
  4.   6
  5. 2AM5724x 産業用開発キット (IDK) 評価基板 (EVM) ハードウェア
    1. 2.1  はじめに
      1. 2.1.1 説明
      2. 2.1.2 システム図
    2. 2.2  機能説明
      1. 2.2.1 プロセッサ
      2. 2.2.2 クロック
      3. 2.2.3 リセット信号
    3. 2.3  電源
      1. 2.3.1 電力ソース
      2. 2.3.2 TPS6590377 PMIC
      3. 2.3.3 AVS 制御
      4. 2.3.4 その他の電源
    4. 2.4  構成 / セットアップ
      1. 2.4.1 ブート構成
      2. 2.4.2 I2C アドレス割り当て
      3. 2.4.3 SEEPROM ヘッダ
      4. 2.4.4 JTAG エミュレーション
    5. 2.5  サポートされているメモリ
      1. 2.5.1 DDR3L SDRAM
      2. 2.5.2 SPI NOR フラッシュ
      3. 2.5.3 ボード ID メモリ
      4. 2.5.4 SD/MMC
      5. 2.5.5 eMMC NAND フラッシュ
    6. 2.6  イーサネット ポート
      1. 2.6.1 PRU-ICSS の 100Mb イーサネット ポート
      2. 2.6.2 ギガビット (1000Mb) イーサネット ポート
    7. 2.7  USB ポート
      1. 2.7.1 プロセッサ USB ポート 1
      2. 2.7.2 プロセッサ USB ポート 2
      3. 2.7.3 FTDI USB ポート
    8. 2.8  PCIe
    9. 2.9  ビデオ入出力
      1. 2.9.1 カメラ
      2. 2.9.2 HDMI
      3. 2.9.3 LCD
    10. 2.10 産業用インターフェイス
      1. 2.10.1 Profibus
      2. 2.10.2 DCAN
      3. 2.10.3 RS-485
    11. 2.11 ユーザー インターフェイス
      1. 2.11.1 3 色 LED
      2. 2.11.2 産業用入力
      3. 2.11.3 産業用出力 / LED
    12. 2.12 ピンの使用説明
      1. 2.12.1 機能インターフェイス マッピング
      2. 2.12.2 GPIO ピンマッピング
    13. 2.13 ボード コネクタ
    14. 2.14 EVM の重要なお知らせ
  6. 3AM5724x IDK EVM の既知の欠陥
    1. 3.1  PCIe プラグイン カード全体に準拠するには電源ソリューションが不十分
    2. 3.2  初期版の AM572x IDK EVM には、完全な産業用温度範囲に対応した SOC デバイスが搭載されていません
    3. 3.3  AM572x IDK EVM は、eMMC HS200 モードをサポートしていません
    4. 3.4  起動時に PCIe PERSTn ラインが正常な状態ではありません
    5. 3.5  EDIO コネクタ J4 および J7 は、PRU1 と PRU2 の両方についてリアルタイム デバッグをサポートしている必要があります
    6. 3.6  HDQ の実装が正しくありません
    7. 3.7  電源が通電した状態で電源プラグを抜き差しすると、損傷を引き起こすおそれがあります
    8. 3.8  PMIC のソフトウェア シャットダウンが動作しません
    9. 3.9  PMIC 実装は、必要な SOC シャットダウン シーケンスをサポートしていません
    10. 3.10 USB ポートは UART コンソールおよび XDS100 エミュレーションを提供しますが、EVM ボードの電源とは絶縁されていません
    11. 3.11 カメラ ヘッダに 47µf のコンデンサが必要です
    12. 3.12 デカップリング コンデンサに AM572x PDN の推奨事項が反映されていません
    13. 3.13 CCS システムのリセットに失敗
    14. 3.14 AM572x IDK EVM の設計には、不要となる可能性がある 2 つのクランプ回路が含まれています
    15. 3.15 osc0 に接続される水晶振動子は、長期精度が 50ppm 以内である必要があります
    16. 3.16 ソフトウェアは CDCE913 を 0pf の負荷容量にプログラムする必要があります
    17. 3.17 保護ダイオード D2 の定格は 5V とする必要があります
    18. 3.18 U9 および U15 の PHY アドレス LSB が誤ってラッチされる可能性があります
    19. 3.19 3.3V クランプ回路には、より大きなマージンが必要です
    20. 3.20 電流の PMIC は、必須のパワーダウン シーケンスを提供しません
    21. 3.21 PMIC OSC16MCAP ピンを誤って接地
  7. 4改訂履歴

3.14 AM572x IDK EVM の設計には、不要となる可能性がある 2 つのクランプ回路が含まれています

電源シャットダウン シーケンスの早期調査中、デュアル電圧 I/O セル電源 (VDDSHVx) への 3.3V 電源ごとにクランプが必要であることが判明しました。この設定により、AM572x Sitara プロセッサ シリコン リビジョン 2.0 データ マニュアル (SPRS982) および (SPRS982) の図 5-3 に示されている要件、すなわち「3.3V 電源入力は、立ち上がりおよび立ち下がり時を含め、VDDS18V 電源より 2.0V 以上高くなってはならない」という条件が満たされます。AM572x IDK EVM 設計には、ほぼすべての VDDSHVx 電源に電力を供給する V3_3D と、MMC1 の SDCARD で使用される VDDSHV8 に電力を供給する VSDMMC の両方に、これらのクランプ回路が含まれています。その後、デバイスの信頼性を維持する唯一の方法は、AM572x Sitara プロセッサ シリコン リビジョン 2.0 データ マニュアル (SPRS982) および の図 5-1 および 図 5-2 に示されている電源シーケンス要件を完全に遵守することであると判明しました。コンパニオン PMIC である TPS6590377 が強化されており、短時間のシャットダウン シーケンスを実行して、PMIC 入力が電源を保持できる期間 (約 1ms) 内に DM 要件を強制します。PMIC は、電源がオフになったときに電源を迅速にプルダウンするための電源放電抵抗も備えています。コンパニオン PMIC に備わっているこれら 2 つの機能により、クランプ回路は不要になります。ただし、電源スイッチ経由で VDDSHVx 電源に電力を供給するために REGEN1 を使用する設計には、クランプ回路が必要です。使用可能な電源スイッチは、電源を十分に速く放電しないでください。