JAJZ044A December   2024  – October 2025 AM62D-Q1

 

  1.   1
  2.   概要
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 サポート対象デバイス
  4. 2シリコンの使用上の注意およびアドバイザリ
    1. 2.1 シリコンの使用上の注意
      1.      i2351
      2.      i2330
      3.      i2372
    2. 2.2 シリコンのアドバイザリ
      1.      i2049
      2.      i2062
      3.      i2087
      4.      i2134
      5.      i2189
      6.      i2196
      7.      i2199
      8.      i2208
      9.      i2249
      10.      i2278
      11.      i2279
      12.      i2310
      13.      i2311
      14.      i2312
      15.      i2366
      16.      i2371
      17.      i2120
      18.      i2137
      19.      i2253
      20.      i2383
      21.      i2401
      22.      i2407
      23.      i2409
      24.      i2410
      25.      i2376
      26.      i2399
      27.      i2413
      28.      i2414
      29.      i2417
      30.      i2419
      31.      i2420
      32.      i2421
      33.      i2422
      34.      i2423
      35.      i2431
      36.      i2435
      37.      i2160
      38.      i2436
      39.      i2482
      40.      i2464
      41.      i2487
      42.      i2493
  5.   商標
  6.   改訂履歴

i2493

MMCSD：HS200 の書き込みエラー

詳細：

MMC0 インターフェイスが HS200 モードで動作していて、過剰な IO 電源ノイズが発生している場合に、複数のブロック書き込みを発行すると、書き込みエラーが発生する可能性があります。

IO 電源ノイズを最小限に抑えるため、以下のベスト プラクティスに従ってください。また、リンク先のアプリケーション ノートを参照してください。

  • グラウンド層に隣接する広い電源プレーン / パターンを使用し、グラウンド層の間に薄い誘電体を配置します。
  • 電源プレーン / パターン、および隣接するグランド プレーンは、電源部品の表面にできる限り近づけて配置します。
  • さまざまな値のデカップリング コンデンサを使用し、低 ESL のコンデンサをデカップリング デバイスにできるだけ近づけて配置します。
  • 電源ピンごとに 1 つのデカップリング コンデンサを使用します。
  • デカップリング コンデンサおよび電源 / グランド ビアには、短く幅広いパターンを使用します。
  • Sitara™ プロセッサ電源供給回路：実装と分析

回避方法：

ソフトウェア回復メカニズムを実装します。このメカニズムでは、ブロック間の遅延を最小 5μs に抑えることでノイズを低減し、失敗した複数のブロック書き込みを再発行します。この遅延を実現するには、失敗した複数のブロック書き込みに対して単一のブロック書き込みを使用します。