Produktdetails

Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RSL) 48 36 mm² 6 x 6
  • 8 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • Fail-safe input

  • Programmable output slew rate control

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72mA maximum
  • 6mm × 6mm, 48-pin VQFN package
  • 8 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • Fail-safe input

  • Programmable output slew rate control

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72mA maximum
  • 6mm × 6mm, 48-pin VQFN package

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6mm × 6mm, 48-pin VQFN package.

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6mm × 6mm, 48-pin VQFN package.

Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
CDCDB2000 AKTIV DB2000QL-konformer Taktpuffer mit 20 Ausgängen für PCIe® Gen 1 bis Gen 7 20-output, DB2000QL compliant version
CDCDB803 AKTIV Taktpuffer mit 8 Ausgängen für PCIe® Gen 1 bis Gen 6 mit auswählbaren SMBus-Adressen Slightly varied pinout to the CDCDB800
Ähnliche Funktionalität wie verglichener Baustein
CDCDB400 AKTIV Taktpuffer mit 4 Ausgängen für PCIe® Gen 1 bis Gen 7 8 outputs vs 4 outputs

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet CDCDB800 DB800ZL-Compliant 8-Output Clock Buffer for PCIe Gen 1 to Gen 7 datasheet (Rev. C) PDF | HTML 07 Aug 2025

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

CDCDB800EVM — Das CDCDB800-Evaluierungsmodul ist ein LP-HCSL-Taktpuffer mit 8 Ausgängen zur Anwendung für PCIe® Ge

Das Evaluierungsmodul CDCDB800 ist ein DB800ZL LP-HCSL-kompatibler Taktpuffer mit 8 Ausgängen, welcher den Referenztakt für Anwendungen von PCIe® Gen. 1 bis Gen. 5, QuickPath Interconnect (QPI), UPI, SAS und SATA verteilen kann. Die SMBus-Schnittstelle und acht Ausgänge ermöglichen die (...)
Benutzerhandbuch: PDF | HTML
Support-Software

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Download-Optionen
Simulationsmodell

CDCDB800 IBIS model

SNAM247.ZIP (30 KB) - IBIS Model
Designtool

PLLATINUMSIM-SW PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Download-Optionen
Gerberdatei

CDCDB800EVM Gerber Files

SNAC094.ZIP (720 KB)
Gerberdatei

CDCDB800EVM Altium Design Files

SNAR045.ZIP (1989 KB)
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (RSL) 48 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos