Produktdetails

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
CFP (HFG) 36 82.410084 mm² (0 mm × 0 mm)
  • Distributes One Differential Clock Input Pair LVPECL to 10 Differential LVPECL
  • Fully Compatible With LVECL and LVPECL
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Supports Defense, Aerospace, and Medical Applications
    • Controlled Baseline
    • One Assembly and Test Site
    • One Fabrication Site
    • Available in Military (–55°C to 125°C) Temperature Range (1)
    • Extended Product Life Cycle
    • Extended Product-Change Notification
    • Product Traceability

(1)Custom temperature ranges available.

  • Distributes One Differential Clock Input Pair LVPECL to 10 Differential LVPECL
  • Fully Compatible With LVECL and LVPECL
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Supports Defense, Aerospace, and Medical Applications
    • Controlled Baseline
    • One Assembly and Test Site
    • One Fabrication Site
    • Available in Military (–55°C to 125°C) Temperature Range (1)
    • Extended Product Life Cycle
    • Extended Product-Change Notification
    • Product Traceability

(1)Custom temperature ranges available.

The CDCLVP111-SP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SP can accept two clock sources into an input multiplexer. The CDCLVP111-SP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SP is characterized for operation from –55°C to 125°C.

The CDCLVP111-SP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SP can accept two clock sources into an input multiplexer. The CDCLVP111-SP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SP is characterized for operation from –55°C to 125°C.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 10
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt CDCLVP111-SP Low-Voltage 1:10 LVPECL With Selectable Input Clock Driver datasheet (Rev. B) PDF | HTML 19.03.2025
* Strahlungs- und Zuverlässigkeitsbericht CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) 07.01.2020
* Strahlungs- und Zuverlässigkeitsbericht Single-Event Effects Test Report for CDCLVP111-SP 1:10 LVPECL Clock Distributor 30.01.2017
* SMD CDCLVP111-SP SMD 5962-16207 22.09.2020
Auswahlhilfe TI Space Products (Rev. L) 27.03.2026
Application brief DLA Approved Optimizations for QML Products (Rev. C) PDF | HTML 17.06.2025
Anwendungshinweis Heavy Ion Orbital Environment Single-Event Effects Estimations (Rev. B) PDF | HTML 10.06.2025
Weitere Dokumente TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) 20.02.2025
Anwendungshinweis Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 19.10.2022
E-book Radiation Handbook for Electronics (Rev. A) 21.05.2019

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

CDCLVP111EVM-CVAL — CDCLVP111-SP-1:10-LVPECL-Taktgeber – Evaluierungsmodul

Das CDCLVP111-SP-EVM ermöglicht das Testen und Validieren des Taktverteilungspuffers CDCLVP111 mithilfe eines keramischen technischen Modells (EM).
Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Simulationsmodell

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

SLLM052B.ZIP (35 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Referenzdesign

TIDA-010191 — Referenzdesign für weltraumtaugliche Mehrkanal-Taktung mit JESD204B 15 GHz

Phased-Array-Antennen und digitale Strahlformung sind Schlüsseltechnologien, die die Leistung zukünftiger Radarsysteme für die Raumfahrt und die Breitband-Satellitenkommunikation steigern werden. Im Gegensatz zu analoger Strahlformung erfordert digitale Strahlformung in der Regel einen Satz von (...)
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
CFP (HFG) 36 Ultra Librarian

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videoreihe

Alle Videos anzeigen

Videos