Home Taktgeber & Timing Taktpuffer
Home
Taktgeber & Timing
Taktpuffer

CDCLVP215

AKTIV

Zwei 1:5-Hochgeschwindigkeits-LVPECL-Fan-Out-Puffer

Jetzt bestellen
Datenblatt

CDCLVP215

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of outputs 10 Additive RMS jitter (typ) (fs) 300 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 30 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
Number of outputs 10 Additive RMS jitter (typ) (fs) 300 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 30 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
VQFN (RHB) 32 25 mm² (5 mm × 5 mm)
  • 2× One Differential Clock Input Pair LVPECL to 5 Differential LVPECL Clock Outputs
  • Fully Compatible With LVPECL/LVECL
  • Supports a Wide Supply Voltage Range From 2.375 V to 3.8 V
  • Open Input Default State
  • Low-Output Skew (Typ 15 ps) for Clock-Distribution Applications
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Available in the QFN32 Package
  • Frequency Range From DC to 3.5 GHz
  • Pin-to-Pin Compatible With the MC100 Series EP111, LVEP210, ES6111, LVEP111
  • APPLICATIONS
    • Designed for Driving 50- Transmission Lines High Performance Clock Distribution
  • 2× One Differential Clock Input Pair LVPECL to 5 Differential LVPECL Clock Outputs
  • Fully Compatible With LVPECL/LVECL
  • Supports a Wide Supply Voltage Range From 2.375 V to 3.8 V
  • Open Input Default State
  • Low-Output Skew (Typ 15 ps) for Clock-Distribution Applications
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Available in the QFN32 Package
  • Frequency Range From DC to 3.5 GHz
  • Pin-to-Pin Compatible With the MC100 Series EP111, LVEP210, ES6111, LVEP111
  • APPLICATIONS
    • Designed for Driving 50- Transmission Lines High Performance Clock Distribution

The CDCLVP215 clock driver distributes two times one differential clock pair of LVPECL, (CLKA, CLKB) to 5 pairs of differential LVPECL clock (QA0..QA4, QB0..QB4) outputs with minimum skew for clock distribution. The CDCLVP215 specifies low output-to-output skew. The CDCLVP215 is specifically designed for driving 50- transmission lines. When an output pair is not used, leaving it open is recommended to reduce power consumption. If only one of the output pairs is used, the other output pair must be identically terminated to 50 .

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin should be connected to CLKA or CLKB and bypassed to GND via a 10-nF capacitor.

However, for high-speed performance up to 3.5 GHz, the differential mode is strongly recommended.

The CDCLVP215 is characterized for operation from –40°C to 85°C.

The CDCLVP215 clock driver distributes two times one differential clock pair of LVPECL, (CLKA, CLKB) to 5 pairs of differential LVPECL clock (QA0..QA4, QB0..QB4) outputs with minimum skew for clock distribution. The CDCLVP215 specifies low output-to-output skew. The CDCLVP215 is specifically designed for driving 50- transmission lines. When an output pair is not used, leaving it open is recommended to reduce power consumption. If only one of the output pairs is used, the other output pair must be identically terminated to 50 .

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin should be connected to CLKA or CLKB and bypassed to GND via a 10-nF capacitor.

However, for high-speed performance up to 3.5 GHz, the differential mode is strongly recommended.

The CDCLVP215 is characterized for operation from –40°C to 85°C.
filter Andere Taktpuffer suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Ähnliche Funktionalität wie der verglichene Baustein.
LMK00301 AKTIV 3-GHz-Differenzial-Fanout-Puffer/Pegelumsetzer mit 10 Ausgängen Ultra low additive jitter,1:10 universal differential buffer that can support LVPECL

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt Low-Voltage Dual Differential 1:5 LVPECL Clock Driver datasheet (Rev. B) 02.11.2009

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (RHB) 32 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos