ADC12C080

アクティブ

12 ビット、80MSPS、1.0GHz の入力帯域幅、A/D コンバータ (ADC)

製品詳細

Sample rate (max) (Msps) 80 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1000 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 300 Architecture Pipeline SNR (dB) 71.2 ENOB (bit) 11.5 SFDR (dB) 90 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 80 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1000 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 300 Architecture Pipeline SNR (dB) 71.2 ENOB (bit) 11.5 SFDR (dB) 90 Operating temperature range (°C) -40 to 85 Input buffer No
WQFN (RTV) 32 25 mm² 5 x 5

  • 1 GHz Full Power Bandwidth
  • Internal reference and sample-and-hold circuit
  • Low power consumption
  • Data Ready output clock
  • Clock Duty Cycle Stabilizer
  • Single +3.0V supply operation
  • Power-down mode
  • 32-pin LLP package, (5x5x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    12 Bits

    Conversion Rate

    80 MSPS

    SNR (fIN = 170 MHz)

    68 dBFS (typ)

    SFDR (fIN = 170 MHz)

    86 dBFS (typ)

    Full Power Bandwidth

    1 GHz (typ)

    Power Consumption

    300 mW (typ)


  • 1 GHz Full Power Bandwidth
  • Internal reference and sample-and-hold circuit
  • Low power consumption
  • Data Ready output clock
  • Clock Duty Cycle Stabilizer
  • Single +3.0V supply operation
  • Power-down mode
  • 32-pin LLP package, (5x5x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    12 Bits

    Conversion Rate

    80 MSPS

    SNR (fIN = 170 MHz)

    68 dBFS (typ)

    SFDR (fIN = 170 MHz)

    86 dBFS (typ)

    Full Power Bandwidth

    1 GHz (typ)

    Power Consumption

    300 mW (typ)


    The ADC12C080 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 12-bit digital words at rates up to 80 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1 GHz. The ADC12C080 may be operated from a single +3.0V power supply and consumes low power. A separate +2.5V supply may be used for the digital output interface which allows lower power operation with reduced noise. A power-down feature reduces the power consumption to very low levels while still allowing fast wake-up time to full operation. The differential inputs accept a 2V full scale differential input swing. A stable 1.2V internal voltage reference is provided, or the ADC12C080 can be operated with an external 1.2V reference. Output data format (offset binary versus 2's complement) and duty cycle stabilizer are pin-selectable. The duty cycle stabilizer maintains performance over a wide range of clock duty cycles.

    The ADC12C080 is available in a 32-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    The ADC12C080 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 12-bit digital words at rates up to 80 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1 GHz. The ADC12C080 may be operated from a single +3.0V power supply and consumes low power. A separate +2.5V supply may be used for the digital output interface which allows lower power operation with reduced noise. A power-down feature reduces the power consumption to very low levels while still allowing fast wake-up time to full operation. The differential inputs accept a 2V full scale differential input swing. A stable 1.2V internal voltage reference is provided, or the ADC12C080 can be operated with an external 1.2V reference. Output data format (offset binary versus 2's complement) and duty cycle stabilizer are pin-selectable. The duty cycle stabilizer maintains performance over a wide range of clock duty cycles.

    The ADC12C080 is available in a 32-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    2 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート ADC12C080 12-Bit, 65/80 MSPS A/D Converter (jp) データシート (Rev. B 翻訳版) 最新英語版 (Rev.C) PDF | HTML 2007年 8月 30日
    ユーザー・ガイド ADC14C105EB and ADC12C105EB Evaluation Board User Guide (Rev. A) 2013年 10月 11日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    WQFN (RTV) 32 Ultra Librarian

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報:
    • ファブの拠点
    • 組み立てを実施した拠点

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ