AM6548BACDXEAF アクティブ

プロセッサ・コア：

• 最高 1.1GHz のデュアルまたはクワッドコア Arm Cortex-A53 マイクロプロセッサ・サブシステム
  • 最大 2 つのデュアルコアまたは 2 つのシングルコアの Arm Cortex-A53 クラスタに、SECDED を備えた 512KB の L2 キャッシュを搭載
  • 各 A53 コアに、32KB L1 I キャッシュと 32KB L1 D キャッシュを搭載
• デュアルコアの Arm Cortex-R5F (最高 400MHz)
  • ロックステップ・モード対応
  • 各 R5F コアに 16KB I キャッシュ、16KB D キャッシュ、64KB RAM を搭載

  産業用サブシステム：

• 3 つの産業用ギガビット通信サブシステム (PRU_ICSSG)
  • 各 PRU_ICSSG に最大 2 つの 10/100/1000 イーサネット・ポートを搭載
  • 2 つの SGMII ポートをサポート(2)
  • 10/100Mb PRU-ICSS と互換
  • 各 PRU_ICSSG に 24 の PWM を搭載
    • サイクル単位の制御
    • 強化されたトリップ制御
  • 各 PRU_ICSSG に 18 のシグマ・デルタ・フィルタを搭載
    • 短絡ロジック
    • 過電流ロジック
  • 各 PRU_ICSSG に 6 つのマルチプロトコル位置エンコーダ・インターフェイスを搭載

  メモリ・サブシステム：

• 最大 2MB のオンチップ L3 RAM、SECDED 機能付き
• マルチコア共有メモリ・コントローラ (MSMC)
  • 最大 2MB (2 バンク × 1MB) の SRAM、SECDED 機能付き
    • 共有コヒーレントの L2 または L3 メモリ・マップ SRAM
    • 共有コヒーレントの L3 キャッシュ
  • 256 ビットのプロセッサ・ポート・バスと 40 ビットの物理アドレス・バス
  • コヒーレント統合双方向インターフェイスによりプロセッサまたはデバイス・マスタに接続
  • L2、L3 キャッシュのプリ・ウォーミングとポスト・フラッシング
  • スタベーション・バウンドによる帯域幅管理
  • 1 つのインフラストラクチャ・マスタ・インターフェイス
  • 1 つの外部メモリ・マスタ・インターフェイス
  • 分散仮想システムをサポート
  • 内蔵 DMA エンジン (データ・ルーティング・ユニット (DRU)) をサポート
  • ECC エラー保護
• DDR サブシステム (DDRSS)
  • DDR-1600 までの DDR4 メモリ・タイプをサポート
  • 32 ビットのデータ・バスと 7 ビットの SECDED バス
  • 合計 8GB のアドレス指定可能領域
• 汎用メモリ・コントローラ (GPMC)

  機能安全：

• 機能安全規格準拠 [産業用]
  • 機能安全アプリケーション向けに開発
  • IEC 61508 機能安全システムの設計に役立つ資料を利用可能
  • SIL 3 までを対象とする決定論的対応能力
  • SIL 2 までのハードウェア安全性
  • 安全関連認証
    • TÜV SÜD から IEC 61508 認証を取得済み
• 機能安全関連の機能
  • 計算に重要なメモリと内部バス・インターコネクトの ECC またはパリティ
  • ファイアウォールにより無干渉 (FFI) の実現を支援
    • CPU、ハイエンド・タイマ、オンチップ RAM の内蔵セルフテスト (BIST)
  • ハードウェア・エラー注入のサポートにより診断用テストを支援
  • エラー信号モジュール (ESM) により機能安全関連のエラーを捕捉
  • 電圧、温度、およびクロック監視
  • 複数のクロック・ドメインのウィンドウ / 非ウィンドウ・ウォッチドッグ・タイマ
• MCU アイランド
  • デュアルコア Arm Cortex-R5F マイクロプロセッサ・サブシステムの分離により
  • 個別の電圧、クロック、リセット、専用ペリフェラル
  • 内蔵 MCSPI により SoC の他の部分に接続

  セキュリティ：

• セキュア・ブート対応
  • ハードウェアによる信頼の基点
  • バックアップ・キーによる信頼の基点の切り替えをサポート
  • テイクオーバー保護、IP 保護、ロールバック禁止保護のサポート
• 暗号化アクセラレーション対応
  • 受信データ・ストリームに基づいてキーマテリアルを自動的に切り替えできるセッション認識暗号化エンジン
  • 暗号化コアをサポート
    • AES - 128/192/256 ビットのキー・サイズ
    • 3DES - 56/112/168 ビットのキー・サイズ
    • MD5、SHA1
    • SHA2 – 224/256/384/512
    • DRBG と真性乱数発生器
    • PKA (公開鍵アクセラレータ) により RSA/ECC 処理を支援
  • DMA サポート
• デバッグのセキュリティ
  • ソフトウェア制御によるセキュアなデバッグ・アクセス
  • セキュリティ対応のデバッグ
• 信頼できる実行環境 (TEE) に対応
  • Arm TrustZone をベースとする TEE
  • 分離用の広範なファイアウォール・サポート
  • セキュアな DMA パスとインターコネクト
  • セキュアなウォッチドッグ / タイマ / IPC
• セキュアなストレージのサポート
• OSPI インターフェイスでのオンザフライ暗号化 / 認証サポート
• パケット・ベースのハードウェア暗号化エンジンによるデータ (ペイロード) 暗号化 / 認証でのネットワーク・セキュリティ・サポート
• セキュリティ・コプロセッサ (DMSC) によりキーおよびセキュリティ管理を実現、専用のデバイス・レベル・インターコネクトによりセキュリティを確保

  SoC サービス：

• デバイス管理セキュリティ・コントローラ (DMSC)
  • 集中 SoC システム・コントローラ
  • 初期ブート、セキュリティ、機能安全、クロック / リセット / 電源管理を含むシステム・サービスを管理
  • アクティブおよび低消費電力モードの電源管理コントローラ
  • メッセージ・マネージャを介したさまざまな処理ユニットとの通信
  • シンプルなインターフェイスにより未使用ペリフェラルを最適化
  • トレース / デバッグ機能
• 16 個の 32 ビット汎用タイマ
• 2 つのデータ移動 / 制御ナビゲータ・サブシステム (NAVSS)
  • リング・アクセラレータ (RA)
  • 統合 DMA (UDMA)
  • 最大 2 つのタイマ・マネージャ (TM) (それぞれ 1024 個のタイマ)

  マルチメディア：

• ディスプレイ・サブシステム
  • 2 つのディスプレイ出力に関連付けられた 2 つの完全入力マップ・オーバーレイ・マネージャ
  • 1 ポートの MIPI DPI パラレル・インターフェイス
  • 1 ポートの OLDI
• PowerVR SGX544-MP1 3D グラフィックス処理ユニット (GPU)
• 1 つのカメラ・シリアル・インターフェイス -2 (MIPI CSI-2)
• 1 ポートのビデオ・キャプチャ：BT.656/1120 (組み込み同期なし)

  高速インターフェイス：

• 次の機能をサポートする 1 つのギガビット・イーサネット (CPSW) インターフェイス
  • RMII (10/100) または RGMII (10/100/1000)
  • IEEE1588 (2008 Annex D、Annex E、Annex F) と 802.1AS PTP
  • オーディオ / ビデオ・ブリッジ (P802.1Qav/D6.0)
  • Energy-Efficient Ethernet (802.3az)
  • ジャンボ・フレーム (2024 バイト)
  • Clause 45 MDIO PHY 管理
• 2 つの PCI-Express (PCIe) リビジョン 3.1 サブシステム(2)
  • Gen2 (5.0GT/s) 動作をサポート
  • 2 つの独立した 1 レーン・ポート、または 1 つの 2 レーン・ポート
  • ルートコンプレックス / エンドポイントの同時動作に対応
• USB 3.1 デュアルロール・デバイス (DRD) サブシステム(2)
  • 1 つの Enhanced SuperSpeed Gen1 ポート
  • 1 つの USB 2.0 ポート
  • 各ポートを個別に USB ホスト、USB ペリフェラル、USB DRD として構成可能

  一般的な接続機能：

• 6 つの I2C™ (Inter-Integrated Circuit) ポート
• 5 つの構成可能な UART/IrDA/CIR モジュール
• 2 つの同時フラッシュ・インターフェイスを以下のように構成
  • 2 つの OSPI フラッシュ・インターフェイス
  • または HyperBus™ と OSPI1 フラッシュ・インターフェイス
• 2 つの 12 ビット・アナログ / デジタル・コンバータ (ADC)
  • 最大 4M サンプル/秒
  • 8 つの多重アナログ入力
• 8 つのマルチチャネル・シリアル・ペリフェラル・インターフェイス (MCSPI) コントローラ
  • 内部接続用 ×2
  • 外部インターフェイス用 ×6
• 汎用 I/O (GPIO) ピン

  制御インターフェイス：

• 6 つの拡張高分解能パルス幅変調器 (EHRPWM) モジュール
• 1 つの拡張キャプチャ (ECAP) モジュール
• 3 つの拡張直交エンコーダ・パルス (EQEP) モジュール

  車載インターフェイス：

• CAN-FD をフルサポートする 2 つのモジュラー・コントローラ・エリア・ネットワーク (MCAN) モジュール

  オーディオ・インターフェイス：

• 3 つのマルチチャネル・オーディオ・シリアル・ポート (MCASP) モジュール

  メディアおよびデータ・ストレージ：

• 2 つのマルチメディア・カード™ / セキュア・デジタル (MMC™/SD) インターフェイス

  シンプルな電源管理：

• シンプルな電源シーケンスでデュアル電圧 I/O をフルサポート
• 内蔵 LDO により電源ソリューションの複雑さを軽減
• 内蔵 SDIO LDO により SD インターフェイスでの自動電圧遷移に対応
• 内蔵のパワー・オン・リセット (POR) 生成機能により電源ソリューションの複雑さを低減
• 内蔵の電圧スーパーバイザにより機能的安全性を監視
• 内蔵の電源グリッチ検出器により高速電源過渡を検出

  アナログ / システム統合：

• USB VBUS 検出機能を内蔵
• DDR RESET 用のフェイルセーフ I/O
• リセット中にすべての I/O ピン ドライバをディセーブルにすることでバス競合を回避
• リセット中にデフォルトの I/O プルをディセーブルにすることでシステム競合を回避
• 動的な I/O ピンのマルチプレクサ構成変更に対応

  システム・オン・チップ (SoC) アーキテクチャ：

• UART、I2C、OSPI、HyperBus、パラレル NOR フラッシュ、SD または eMMC™、USB、PCIe、イーサネット・インターフェイスからのプライマリ・ブートに対応
• 28nm CMOS テクノロジ
• 23mm × 23mm、0.8mm ピッチ、784 ピンの FCBGA (ACD)