CD4067B
- 高電圧タイプ (20V 定格)
- CD4067B – シングル 16 チャネル マルチプレクサ / デマルチプレクサ
- 低いオン抵抗:15VP-P 信号入力範囲で、VDD - VSS = 15V において 125Ω (代表値)
- 高いオフ抵抗:VDD - VSS = 10V でチャネル リーク ±10pA (代表値)
- マッチングされたスイッチ特性:VDD - VSS = 15V において RON = 5Ω (代表値)
- あらゆるデジタル制御入力および電源条件で非常に低い静止消費電力: VDD - VSS = 10V において 0.2µW (代表値)
- オンチップでバイナリ アドレスをデコード
- 5V、10V、15V のパラメータ定格
- 20V で静止電流を 100% テスト済み
- 標準化された対称出力特性
- パッケージの温度範囲全体にわたって 18V 時に最大入力電流 1µA:25℃ で 18V 時に 100nA
- JEDEC 暫定標準 No. 13-B 『Standard Specifications for Description of "B" Series CMOS Devices』のすべての要件に適合
CD40x7B CMOS アナログ マルチプレクサ / デマルチプレクサは、オン状態のインピーダンスとオフ状態のリーク電流が低く、内部アドレス デコード機能を備えたデジタル制御のアナログ スイッチです。これらのデバイスをデマルチプレクサとして使用する場合、チャネルの IN 端子または OUT 端子が出力となり、共通 OUT 端子または IN 端子が入力となります。また、オン抵抗は入力範囲全体にわたって比較的一定です。
CD4067B は、4 つのバイナリ制御入力 A、B、C、D と 1 つの禁止入力を備えた 16 チャネル マルチプレクサで、どの入力の組み合わせでも 1 つのスイッチが選択されるように構成されています。
禁止入力にロジック 1 が印加されると、すべてのチャネルがオフになります。
CD40x7B タイプは、24 リードのハーメチック デュアル インライン セラミック パッケージ (F3A サフィックス)、24 リードのデュアル インライン プラスチック パッケージ (E サフィックス)、24 リードのスモール アウトライン パッケージ (M、M96、NSR サフィックス)、24 リードのシン シュリンク スモール アウトライン パッケージ (P および PWR サフィックス) で供給されます。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CD40x7B CMOS アナログ マルチプレクサ / デマルチプレクサ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2024年 8月 12日 |
アプリケーション・ノート | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022年 6月 2日 | |||
アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021年 12月 1日 | |||
セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
ユーザー・ガイド | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
アプリケーション・ノート | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001年 12月 3日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
SOIC (DW) | 24 | Ultra Librarian |
TSSOP (PW) | 24 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。