CDCE62005
- Superior Performance:
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz - Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
- Flexible Frequency Planning:
- 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
- Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
- Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
- Output Frequency up to 1.5 GHz in Fan-Out Mode
- Independent Coarse Skew Control on all Outputs
- High Flexibility:
- Integrated EEPROM Determines Device Configuration at Power-up
- Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
- 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
- –40°C to +85°C Temperature Range
The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).
The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.
The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCE62005 3:5 Clock Generator, Jitter Cleaner with Integrated Dual VCOs データシート (Rev. G) | PDF | HTML | 2016/05/23 | ||
| ユーザー・ガイド | TSW6011EVM Quick Start Guide (Rev. D) | 2016/08/17 | ||||
| アプリケーション・ノート | Clocking Design Guidelines: Unused Pins | 2015/11/19 | ||||
| アプリケーション・ノート | Effects of Clock Spur on High Speed DAC Performance (Rev. A) | 2015/05/18 | ||||
| アプリケーション・ノート | Effects of Clock Noise on High Speed DAC Performance | 2012/11/08 | ||||
| アプリケーション・ノート | Phase Noise Performance and Loop Bandwidth Optimization of CDCE62005 | 2011/08/11 | ||||
| アプリケーション・ノート | CDCE62005 Application Report | 2008/11/21 | ||||
| アプリケーション・ノート | LAN & WAN clock generation and muxing using the CDCE62005 | 2008/11/19 | ||||
| ユーザー・ガイド | Low Phase Noise Clock Evaluation Module — up to 1.5 Ghz | 2008/11/11 | ||||
| アプリケーション・ノート | CDCE62005 Phase Noise and Jitter Cleaning Performance | 2008/09/05 | ||||
| アプリケーション・ノート | CDCE62005 as Clock Solution for High-Speed ADCs | 2008/09/04 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCE62005EVM — CDCE62005EVM 評価モジュール
DAC3152EVM — DAC3152、デュアルチャネル、10 ビット、500MSPS、D/A コンバータの評価基板
DAC3152EVM は、デュアルチャネル、10 ビット、500MSPS の D/A コンバータ (DAC) である TI の DAC3152 の性能を評価するための回路基板です。この DAC は 10 バイト幅の DDR LVDS データ入力を採用しているほか、消費電力、サイズ、待ち時間が非常に小さいという特長があります。この評価基板 (EVM) は、DAC3152 をテストするためのフレキシブルな環境を提供します。DAC から RF への I/Q 出力のアップコンバートを目的とする、350MHz ～ 4.0GHz の直交変調器であるダイレクト RF である TRF370333 (...)
DAC3162EVM — DAC3162 デュアルチャネル、12 ビット、500MSPS、D/A コンバータの評価基板
DAC3162EVM は、デュアルチャネル、12 ビット、500MSPS の D/A コンバータ (DAC) である TI の DAC3162 の性能を評価するための回路基板です。この DAC は 12 バイト幅の DDR LVDS データ入力を採用しているほか、消費電力、サイズ、待ち時間が非常に小さいという特長があります。この評価基板 (EVM) は、DAC3162 をテストするためのフレキシブルな環境を提供します。DAC から RF への I/Q 出力のアップコンバートを目的とする、350MHz ～ 4.0GHz の直交変調器であるダイレクト RF である TRF370333 (...)
DAC3283EVM — DAC3283 デュアルチャネル、16 ビット、800MSPS、1x ～ 4x 補間 D/A コンバータの評価モジュール
The DAC3283EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS DAC3283 digital-to-analog converter (DAC) with 8-byte wide DDR LVDS data input, integrated 2x/4x interpolation filters and exceptional linearity at high IFs. The (...)
ACROVIEW-3P-AP6000 — AP6000 programmer support all TI programmable chips, including EP Product, Power ICs, and Gauge ICs
AP6000, launched by Acroview, is a universal programmer designed to support TI ICs across all series. Leveraging Acroview's highly skilled algorithm R&D engineering team, it delivers the fastest chip support speed in the industry.The AP6000 is capable of programming 8 chips simultaneously, and (...)
ACROVIEW-3P-AP8000 — AP8000 Universal Programming System, including all TI programmable chips.
AP8000 is a leading technology platform of Universal Programming developed by Acroview. We have an accomplished team of algorithm R&D engineers, to offer the fastest chip support software development service among the industry. The AP8000 can support the programming of 8 chips simultaneously. (...)
SLAC557 — TSW6011EVM GUI Installer
SCAC105 — CDCE62005 EVM Control Software Installer
TIDA-00078 — I/Q 補正機能内蔵ダイレクト ダウン コンバージョン システム
TSW6011EVM のフィールド プログラマブル ゲート アレイ (FPGA) に実装されている I/Q 補正ブロックは、ワイヤレス システムでのダイレクト ダウン コンバージョン レシーバ アーキテクチャの採用に役立ちます。I/Q 補正ブロックはシングル タップのブラインド アルゴリズムで構成されており、複素ゼロ IF 受信システムにおける周波数非依存の I/Q の不平衡を補正します。FPGA には、I/Q 補正ブロックに加えて、デジタル ゲイン ブロック、デジタル電力測定ブロック、2 個の補間ブロック、I/Q オフセット補正ブロック、および直交ミキシング ブロックが搭載されています。
TIDEP0036 — 効率的な OPUS Codec ソリューション実装のため TMS320C6657 を使用したリファレンス デザイン
TIDEP0036 リファレンス デザインは、TMS320C6657 デバイスで TI が最適化した Opus エンコーダ / デコーダを簡単に実行する例を示します。Opus は幅広いビット レート、フレーム サイズ、サンプリング レートを低遅延でサポートしているため、音声通信、ネットワーク対応オーディオ、さらに高性能オーディオ処理アプリケーションに適用できます。 また、このデザインでは、DSP に Opus コーデックを実装する場合と、ARM のような汎用プロセッサを実装する場合に達成できる性能の向上についても取り上げています。 (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。