CDCE6214
- 設定可能な高性能低消費電力フラクショナル N PLL (スプリアスによる RMS ジッタ (12kHz～20MHz、Fout > 100MHz) は以下のとおり)
- 整数モード：
- 差動出力：350fs (標準)、600fs (最大)
- LVCMOS 出力：標準 1.05ps、最大 1.5ps
- 分数モード：
- 差動出力：標準 1.7ps、最大 2.1ps
- LVCMOS 出力：標準 2.0ps、最大 4.0ps
- 整数モード：
- SSC 付きの PCIe Gen 1/2/3/4、SSC なしの 1/2/3/4/5/6 をサポート
- 標準消費電力：4 出力チャネルで 65mA、1 出力チャネルで 23mA
- ユニバーサル クロック入力
- 差動 AC 結合または LVCMOS：10 MHz ～ 200 MHz
- 水晶振動子：10 MHz ～ 50 MHz
- 柔軟な出力クロック分配
- 4 チャネル分周器：24kHz～328.125MHz の最大 5 つの固有出力周波数
- OUT0～OUT4 ピンで疑似 LVDS、LP-HCSL、LVCMOS 出力の組み合わせ
- 出力分周器のグリッチレス スイッチングと出力チャネル同期
- GPIO とレジスタによる個別の出力有効化
- 周波数マージニング オプション
- DCO モード：10ppb 以下のステップ サイズで周波数を増減
- 完全統合された設定可能なループ帯域幅：100 kHz ～ 1.6 MHz
- 単一電源または複数電源 (レベル変換用)：1.8V、2.5V、3.3V
- 設定可能な GPIO と柔軟な設定オプション
- I2C 互換インターフェイス：最高 400kHz
- 2 つのページと外部選択ピンを持つ内蔵 EEPROMその場で設定が可能
- 100Ω システムをサポート
- 低い電磁放射
- 小さい占有面積：24 ピン VQFN (4mm × 4mm)
CDCE6214 は、各種ドライバ モードを選択可能な 5 つの独立したクロック出力を生成できる、4 チャネル、超低消費電力、中グレード ジッタのクロック ジェネレータです。入力信号源にはシングルエンドまたは差動入力のクロック ソース、あるいは水晶振動子を使用できます。CDCE6214 は、任意の入力周波数から無関係のベース周波数を合成するフラクショナル N PLL を備えています。CDCE6214 は I2C インターファイスを通じて設定できます。シリアル インターフェイスが使用できないときは、GPIO ピンをピン モードで使用し、デバイスを固有の構成に設定できます。
CDCE6214 は、フォールバック モードでのみ I2C インターフェイスを使用して構成できます。シリアル インターフェイスが使用できないときは、GPIO ピンをピン モードで使用し、デバイスを独自の構成に設定できます。
オンチップの EEPROM を使用して構成を変更できます (ピンで事前選択可能)。このデバイスは、グリッチなしの動作による周波数マージニング機能を備えており、システム設計検証テスト (DVT) とイーサネット オーディオ ビデオ ブリッジ (eAVB) をサポートできます。DCO モードで分数帰還分周器を調整することで、すべての出力チャネルで細かい周波数マージニングが可能です。
内蔵パワー コンディショニングは、優れた電源リップル除去 (PSRR) を提供し、電力供給ネットワークのコストと複雑さを低減します。アナログおよびデジタル コア ブロックは 1.8V、2.5V、または 3.3V ±5% 電源で動作し、出力ブロックは 1.8V、2.5V、または 3.3V ±5% 電源で動作します。
CDCE6214 を使用すると、1 つの基準クロックで動作する高性能クロック ツリーを非常に低い消費電力と小さなフットプリントで実現できます。CDCE6214 は、EEPROM 機能を工場でプログラムすることもユーザーがプログラムすることもできるため、使いやすく即座に起動できる低消費電力クロック供給デバイスとして理想的です。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCE6214 超低消費電力クロック・ジェネレータ、1 つの PLL、4 つの差動出力、2 つの入力、EEPROM 内蔵 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/09/29 |
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| ユーザー・ガイド | CDCE6214-Q1 Registers (Rev. B) | 2019/11/27 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCE6214-Q1EVM — 4 組の差動出力と 1 個の 1 LVCMOS 出力搭載、クロック ジェネレータの評価基板
評価基板は、CDCE6214-Q1 と通信するための I2C バスにアクセスできるように、USB ベースのインターフェイスを実装しています。ピン制御モードで、このデバイスを特定の動作モードに設定できます。
ACROVIEW-3P-AP6000 — AP6000 programmer support all TI programmable chips, including EP Product, Power ICs, and Gauge ICs
AP6000, launched by Acroview, is a universal programmer designed to support TI ICs across all series. Leveraging Acroview's highly skilled algorithm R&D engineering team, it delivers the fastest chip support speed in the industry.The AP6000 is capable of programming 8 chips simultaneously, and (...)
ACROVIEW-3P-AP8000 — AP8000 Universal Programming System, including all TI programmable chips.
AP8000 is a leading technology platform of Universal Programming developed by Acroview. We have an accomplished team of algorithm R&D engineers, to offer the fastest chip support software development service among the industry. The AP8000 can support the programming of 8 chips simultaneously. (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。