データシート
DAC90802
- INL：1.9ppm (18 ビットで ±0.5LSB)
- DNL：1.9ppm (18 ビットで ±0.5LSB)
- VREF 範囲：±21V
- 高スルーレートの ±21V 出力バッファを内蔵
- デジタル制御で選べるゲイン設定：1×、2×、および 4×
- 0.1%FSR まで 50ns でセトリング、グリッチ 140pVs
- リファレンス乗算の帯域幅：25MHz、100kHz 時の MFE−90dB
- ±5V 出力時の THD：–125dB (2kHz) および –110dB (100kHz)
- QSPI™ 互換のインターフェイス：66MHz DDR の 16 ビット高速モードで 33MUPS
- チャネルごとの LDAC ピン付きのダブルバッファ レジスタ
- パワーオン リセット内蔵
- チャネルごとに独立した 4 象限乗算対応のケルビン接続リファレンス入力
- グランド バッファを内蔵
DAC90802 は、デュアル チャネルの 18 ビット乗算型 D/A コンバータ (MDAC) で、±23.5V の電源電圧範囲で動作可能です。このデバイスのリファレンス入力と RFB ピンの電圧帰還は、±21V のダイナミック信号範囲に対応しています。ゲインは 1x、2x、4x から、デジタル設定で選択できます。出力ピン VOUT は、VREFP から VREFN までの全出力範囲に対応しています。
DAC90802 は、低ノイズの電圧出力と、MDAC の内蔵構成抵抗に真のケルビン接続アクセスが可能です。このデバイスは、熱変動が非常に小さく、コア R-2R ラダーの優れた長期ドリフト性能を維持します。DAC90802 には、任意波形生成 (AWG) モード、高速セトリング モード、乗算モードで使用するために、選択可能な最適化機能が実装されています。
66MHz シリアル データ インターフェイスは、デュアル データ レート (DDR) モードで最大四つのシリアル データ ライン (SDIO0 ～ SDIO3) を持つ、高速 16 ビットモードで最大 33MUPS、高分解能 18 ビット モードで 22MUPS までの更新レートをサポートしています。チャネルごとのエッジセンシティブ負荷 DAC LDAC 入力により、DAC を微調整できます。DAC90802 は、リセット ピンを使用したデバイス リセットをサポートしています。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DAC90802、デュアル 18 ビット、電圧出力、乗算型 DAC、内蔵 | PDF | HTML | PDF | HTML | 2026/09/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DAC90802EVM-PDK — DAC90802 評価基板
DAC90802 評価ボードは、評価基板のグラフィカルユーザーインターフェイス (GUI) で制御できる 2 個のプログラマブル出力チャネルを搭載しています。チャネル 0 は、直線性試験、任意波形生成 (AWG)、標準的な dc 電圧出力などの一般的なアプリケーションを提示します。チャネル 1 は、乗算帯域幅アプリケーション用に特に構成されます。DAC90802EVM ボードは、DAC90802EVM GUI ソフトウェアを実行している Opal Kelly FPGA カード (XEM7310A-75T または XEM7310A-200T) を使用して、パーソナルコンピュータ (PC) に (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| HTQFP (PHP) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。