DS90LVRA2
- 600Mbps (300MHz) を超えるスイッチング速度
- 差動スキュー：50ps (標準値)
- チャネル間スキュー：0.1ns (標準値)
- 1.8V 電源
- フロースルーのピン配置
- 電源オフ時に高インピーダンスになる LVDS 入力
- 出力スルーレート制御
- LVDS 入力は LVDS/CML/LVPECL 信号に対応
- ANSI/TIA/EIA-644 規格に準拠
- DS90LV028A-Q1 とピン互換
- OPN バリアント
- 標準：0℃～70℃
- 産業用：–40℃～+85℃
DS90LVRA2 は、デュアル CMOS 差動ライン・レシーバであり、広い入力同相範囲、高いデータ・レート、スルーレート制御付き CMOS 出力を必要とするアプリケーション向けに設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用して、600Mbps (300MHz) のデータ速度をサポートするよう設計されています。
DS90LVRA2 は、低電圧 (標準値 350mV) の差動入力信号を受信し、1.8V CMOS 出力レベルへ変換します。 DS90LVRA2 は、フロースルー設計を採用しており、PCB レイアウトが容易です。
DS90LVRA2 およびこれと対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。
お客様が関心を持ちそうな類似品
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DS90LVRA2 LVDS デュアル差動ライン・レシーバ データシート | PDF | HTML | 英語版 | PDF | HTML | 2022/12/19 |
| アプリケーション概要 | Level Shift No More: Support Low Voltage I/O Signals into a FPGA, Processor, or ASIC (Rev. A) | PDF | HTML | 2024/08/15 | |||
| アプリケーション概要 | Enabling LVDS Links for Low Power FPGAs, Processors, and ASIC Implementations (Rev. A) | PDF | HTML | 2024/03/25 | |||
| 証明書 | DS90LVRA2EVM EU RoHS Declaration of Conformity (DoC) | 2022/11/17 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DS90LVRA2EVM — DS90LVRA2 デュアルチャネル LVDS レシーバの評価基板
DS90LVRA2 評価基板 (EVM) は、LVDS デュアル差動ライン レシーバである DS90LVRA2 の性能と機能を評価するためのプラットフォームです。
この評価基板を使用すると、DS90LVRA2 がサポートしている出力波形の特性とシグナル インテグリティを迅速に評価できます。SMA を活用すると、DS90LVRA2 の入出力にアクセスできるほか、性能評価の目的でラボ機器や開発ユーザーのシステムに簡単に接続することもできます。
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WSON (DEM) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。