CDCDB800
- 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
- 8 つのハードウェア出力イネーブル (OE#) 制御
- PCIe Gen 7 フィルタ後の付加位相ジッタ：11.3fs、RMS (最大値)
- PCIe Gen 6 フィルタ後の付加位相ジッタ：16.1fs、RMS (最大値)
- PCIe Gen 5 フィルタ後の付加位相ジッタ：25fs、RMS (最大値)
- DB2000Q フィルタ後の付加位相ジッタ：38fs、RMS (最大値)
- 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
- スペクトラム拡散対応
- 出力間スキュー：< 50ps
- 入出力間遅延：3ns 未満
-
フェイルセーフ入力
-
プログラマブルな出力スルーレート制御機能
- コアおよび入出力電源電圧：3.3V
- ハードウェア制御による低消費電力モード (PD#)
- 消費電流：72mA 以下
- 6mm × 6mmの 48 ピン VQFN パッケージ
CDCDB800 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス クロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル ピンにより、8 個の出力すべてを個別に設定および制御できます。CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム パラメータと同等またはそれを上回る性能を備えています。このデバイスは、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCDB800 PCIe Gen 1～Gen 7 向け DB800ZL 準拠 8 出力 クロック バッファ データシート (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2025/10/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCDB800EVM — CDCDB800 評価基板は、PCIe® Gen 1 ～ Gen 5 の各種アプリケーションに適した 8 出力 LP-HCSL クロック バッファです
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RSL) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。