ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

CDCDB800

アクティブ

PCIe® Gen 1 ～ Gen 7 向け、8 出力のクロック バッファ

ご注文はこちら
データシート

CDCDB800

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RSL) 48 36 mm² 6 x 6
  • 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • PCIe Gen 7 フィルタ後の付加位相ジッタ：11.3fs、RMS (最大値)
  • PCIe Gen 6 フィルタ後の付加位相ジッタ：16.1fs、RMS (最大値)
  • PCIe Gen 5 フィルタ後の付加位相ジッタ：25fs、RMS (最大値)
  • DB2000Q フィルタ後の付加位相ジッタ：38fs、RMS (最大値)
  • 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • 出力間スキュー：< 50ps
  • 入出力間遅延：3ns 未満

  • フェイルセーフ入力

  • プログラマブルな出力スルーレート制御機能

  • コアおよび入出力電源電圧：3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • 消費電流：72mA 以下
  • 6mm × 6mmの 48 ピン VQFN パッケージ
  • 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • PCIe Gen 7 フィルタ後の付加位相ジッタ：11.3fs、RMS (最大値)
  • PCIe Gen 6 フィルタ後の付加位相ジッタ：16.1fs、RMS (最大値)
  • PCIe Gen 5 フィルタ後の付加位相ジッタ：25fs、RMS (最大値)
  • DB2000Q フィルタ後の付加位相ジッタ：38fs、RMS (最大値)
  • 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • 出力間スキュー：< 50ps
  • 入出力間遅延：3ns 未満

  • フェイルセーフ入力

  • プログラマブルな出力スルーレート制御機能

  • コアおよび入出力電源電圧：3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • 消費電流：72mA 以下
  • 6mm × 6mmの 48 ピン VQFN パッケージ

CDCDB800 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス クロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル ピンにより、8 個の出力すべてを個別に設定および制御できます。CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム パラメータと同等またはそれを上回る性能を備えています。このデバイスは、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。

CDCDB800 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス クロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル ピンにより、8 個の出力すべてを個別に設定および制御できます。CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム パラメータと同等またはそれを上回る性能を備えています。このデバイスは、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
CDCDB2000 アクティブ PCIe® Gen 1 ～ Gen 7 向け、DB2000QL 準拠、20 出力のクロック バッファ 20-output, DB2000QL compliant version
CDCDB803 アクティブ SMBus アドレス選択可能、PCIe® Gen 1 ～ Gen 6 向け、8 出力クロック バッファ Slightly varied pinout to the CDCDB800
比較対象デバイスと類似の機能
CDCDB400 アクティブ PCIe® Gen 1 ～ Gen 7 向け、4 出力のクロック バッファ 8 outputs vs 4 outputs

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート CDCDB800 PCIe Gen 1～Gen 7 向け DB800ZL 準拠 8 出力 クロック バッファ データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025年 10月 13日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCDB800EVM — CDCDB800 評価基板は、PCIe® Gen 1 ～ Gen 5 の各種アプリケーションに適した 8 出力 LP-HCSL クロック バッファです

CDCDB800 評価基板は、LP-HCSL (低消費電力のホスト クロック信号レベル) を供給する DB800ZL に準拠した 8 出力のクロック バッファであり、PCIe® Gen 1 ～ Gen 5 の各アプリケーションや、QPI (QuickPath Interconnect)、UPI、SAS、SATA の各インターフェイスで、リファレンス クロックを分配することができます。SMBus インターフェイスと 8 出力を採用した結果、ピンで 8 個の出力すべてを個別に構成および制御することができます。CDCDB800 は、DB800ZL から派生したバッファであり、DB800ZL と (...)
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

CDCDB800 IBIS model

SNAM247.ZIP (30 KB) - IBIS Model
ダウンロード
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
ガーバー・ファイル

CDCDB800EVM Gerber Files

SNAC094.ZIP (720 KB)
ダウンロード
ガーバー・ファイル

CDCDB800EVM Altium Design Files

SNAR045.ZIP (1989 KB)
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RSL) 48 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ