製品詳細

Function Clock buffer, Differential Additive RMS jitter (Typ) (fs) 38 Output frequency (Max) (MHz) 250 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:8 fanout, PCIe Gen 1-5 compliant, DB800ZL compliant, SMBus control, OE# control, Individual output enable control Operating temperature range (C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Function Clock buffer, Differential Additive RMS jitter (Typ) (fs) 38 Output frequency (Max) (MHz) 250 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:8 fanout, PCIe Gen 1-5 compliant, DB800ZL compliant, SMBus control, OE# control, Individual output enable control Operating temperature range (C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RSL) 48 36 mm² 6 x 6
  • 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • PCIe Gen 6 フィルタ後の付加位相ジッタ:20fs RMS (最大値)
  • PCIe Gen 5 フィルタ後の付加位相ジッタ:25fs RMS (最大値)
  • DB2000Q フィルタ後の付加位相ジッタ:38fs RMS (最大値)
  • 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • 出力間スキュー:<50ps
  • 入出力間遅延:<3ns
  • フェイルセーフ入力

  • プログラム可能な出力スルーレート制御

  • コアおよび入出力電源電圧:3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • 消費電流:72mA (最大値)
  • 6mm × 6mm、48 ピン VQFN パッケージ
  • 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • PCIe Gen 6 フィルタ後の付加位相ジッタ:20fs RMS (最大値)
  • PCIe Gen 5 フィルタ後の付加位相ジッタ:25fs RMS (最大値)
  • DB2000Q フィルタ後の付加位相ジッタ:38fs RMS (最大値)
  • 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • 出力間スキュー:<50ps
  • 入出力間遅延:<3ns
  • フェイルセーフ入力

  • プログラム可能な出力スルーレート制御

  • コアおよび入出力電源電圧:3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • 消費電流:72mA (最大値)
  • 6mm × 6mm、48 ピン VQFN パッケージ

CDCDB800 は、PCIe Gen 1~6、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス・クロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック・バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル・ピンにより、8 個の出力すべてを個別に設定および制御できます。 CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム・パラメータと同等またはそれを上回る性能を備えています。また、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。 CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。

CDCDB800 は、PCIe Gen 1~6、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス・クロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック・バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル・ピンにより、8 個の出力すべてを個別に設定および制御できます。 CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム・パラメータと同等またはそれを上回る性能を備えています。また、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。 CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
CDCDB2000 アクティブ PCIe® Gen 1 ~ Gen 5 向け、DB2000QL に対応する、20 出力のクロック・バッファ 20-output, DB2000QL compliant version
CDCDB803 アクティブ SMBus アドレス選択可能、PCIe® Gen 1 ~ Gen 5 向け、8 出力クロック・バッファ Slightly varied pinout to the CDCDB800
比較対象デバイスと類似の機能。
NEW CDCDB400 アクティブ PCIe® Gen 1 ~ Gen 5 向け、4 出力のクロック・バッファ 8 outputs vs 4 outputs

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCDB800 PCIe Gen 1~Gen 6 向け DB800ZL 準拠 8 出力クロック・バッファ データシート (Rev. B 翻訳版) PDF | HTML 英語版をダウンロード (Rev.B) PDF | HTML 2022年 7月 21日
EVM ユーザー ガイド (英語) CDCDB800EVM User's Guide PDF | HTML 2021年 7月 16日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

CDCDB800EVM — CDCDB800 評価基板は、PCIe® Gen 1 ~ Gen 5 の各種アプリケーションに適した 8 出力 LP-HCSL クロック・バッファです

CDCDB800 評価基板は、LP-HCSL (低消費電力のホスト・クロック信号レベル) を供給する DB800ZL に準拠した 8 出力のクロック・バッファであり、PCIe® Gen 1 ~ Gen 5 の各アプリケーションや、QPI (QuickPath Interconnect)、UPI、SAS、SATA の各インターフェイスで、リファレンス・クロックを分配することができます。SMBus インターフェイスと 8 出力を採用した結果、ピンで 8 個の出力すべてを個別に構成および制御することができます。CDCDB800 は、DB800ZL から派生したバッファであり、DB800ZL と (...)
TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
シミュレーション・モデル

CDCDB800 IBIS model

SNAM247.ZIP (30 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
VQFN (RSL) 48 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ