LMK04832
- 最大クロック出力周波数: 3255MHz
- マルチモード: デュアルPLL、シングルPLL、クロック分配
- 超低ノイズ(2500MHz時):
- 54fs RMSジッタ(12kHz～20MHz)
- 64fs RMSジッタ(100Hz～20MHz)
- -157.6dBc/Hzのノイズ・フロア
- 超低ノイズ(3200MHz時):
- 61fs RMSジッタ(12kHz～20MHz)
- 67fs RMSジッタ(100Hz～100MHz)
- －156.5dBc/Hzのノイズ・フロア
- PLL2
- PLL FOM: －230dBc/Hz
- PLL 1/f: －128dBc/Hz
- 位相検出速度: 最高320MHz
- 2つの内蔵VCO: 2440～2580MHz
および2945～3255MHz
- 最大14個の差動デバイス・クロック
- CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOSプログラマブル出力
- 最大1個のバッファ付きVCXO/XO出力
- LVPECL、LVDS、2xLVCMOSプログラマブル
- 1-1023のCLKout分周器
- 1-8191のSYSREF分周器
- SYSREFクロックの25psステップ・アナログ遅延
- デバイス・クロックおよびSYSREFのデジタル遅延および動的デジタル遅延
- PLL1によるホールドオーバー・モード
- PLL1またはPLL2による0遅延
- 105℃のPCB温度に対応(サーマル・パッドで測定)
LMK04832は、超高性能でJEDEC JESD204Bに準拠したクロック・コンディショナーで、LMK0482xファミリの製品とピン互換性があります。
PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。
LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。
高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
比較対象デバイスと類似の機能。
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 評価基板
LMK04832EVM — LMK04832 JESD204B クロック ジッタ クリーナ/クロック ジェネレータ/ディストリビューションの評価基板
LMK04832 評価モジュール (EVM) を使用すると、テスト機器や他の評価ボードで LMK04832 を評価し、特定のアプリケーションで使用するブロックまたはシステムの要件を検証することができます。
LMK04832EVM は、デュアルループ動作の 122.88MHz VCXO を実装済みです。異なる VCXO 周波数が必要な場合や、性能評価の目的で特定の VCXO が望ましい場合、VCXO の代わりに VCXO を使用できます。
EVM は、シングルループ動作、またはクロック分周器/遅延/ファンアウト構成に合わせて再構成できます。LMK04832 (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
TIDA-010132 — レーダーアプリケーション向け、マルチチャネル RF トランシーバのリファレンス デザイン
このリファレンス デザインは、8 チャネルのアナログ フロント エンド (AFE) を提示します。4 チャネル RF トランシーバである AFE7444 を 2 個搭載しているほか、LMK04828-LMX2594 をベースとするクロック処理サブシステムも採用しています。その結果、このデザインは 16 チャネルまたはそれ以上のチャネル数に拡張することも可能です。各 AFE チャネルが搭載しているのは、14 ビット 9GSPS の DAC です。ほかに、2.6GHz で 75dB を上回るダイナミック レンジを達成し、10ps (ピコ秒) 未満のスキューで同期する 3GSPS の ADC (...)
TIDA-010230 — レーダーと EW (電子戦) の各アプリケーション向け、マルチチャネル RF トランシーバ、低ノイズ クロック処理のリファレンス デザイン
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。