製品詳細

Integrated VCO No Output frequency (Min) (MHz) 300 Output frequency (Max) (MHz) 12800 Current consumption (mA) 405 1/f noise (10-kHz offset at 1-GHz carrier) (dBc/Hz) -161
Integrated VCO No Output frequency (Min) (MHz) 300 Output frequency (Max) (MHz) 12800 Current consumption (mA) 405 1/f noise (10-kHz offset at 1-GHz carrier) (dBc/Hz) -161
VQFN (RHA) 40
  • 300MHz~12.8GHz の出力周波数
  • 6GHz 出力時のノイズ・フロア: -160dBc/Hz
  • 30fs 未満の追加ジッタ( DC~fCLK の積分範囲)
  • 対応する SYSREF 出力を備えた 4 つの高周波クロック
    • 共有分周比は 1 (バイパス)、 2 、 3 、 4 、 5 、 6 、 7 、 8
    • 共有プログラマブル乗算器 x2 、 x3 、および x4
  • LOGICLK 出力、対応する SYSREF 出力付き
    • 分離・分周バンクについて
    • 1、2、4 プリデバイダ
    • 1 (バイパス)、 2 、…、 1023 ポストディバイダ
  • 8 つのプログラム可能な出力電力レベル
  • 同期された SYSREF クロック出力
    • 508 遅延ステップの調整は、12.8 GHz でそれぞれ 2.5 ps 未満
    • ジェネレータモードとリピータモード
    • SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
  • すべての分周器および複数のデバイスに対する同期機能
  • 動作電圧: 2.5V
  • 動作温度:-40ºC~+85ºC
  • 300MHz~12.8GHz の出力周波数
  • 6GHz 出力時のノイズ・フロア: -160dBc/Hz
  • 30fs 未満の追加ジッタ( DC~fCLK の積分範囲)
  • 対応する SYSREF 出力を備えた 4 つの高周波クロック
    • 共有分周比は 1 (バイパス)、 2 、 3 、 4 、 5 、 6 、 7 、 8
    • 共有プログラマブル乗算器 x2 、 x3 、および x4
  • LOGICLK 出力、対応する SYSREF 出力付き
    • 分離・分周バンクについて
    • 1、2、4 プリデバイダ
    • 1 (バイパス)、 2 、…、 1023 ポストディバイダ
  • 8 つのプログラム可能な出力電力レベル
  • 同期された SYSREF クロック出力
    • 508 遅延ステップの調整は、12.8 GHz でそれぞれ 2.5 ps 未満
    • ジェネレータモードとリピータモード
    • SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
  • すべての分周器および複数のデバイスに対する同期機能
  • 動作電圧: 2.5V
  • 動作温度:-40ºC~+85ºC

このデバイスは高い周波数に対応し、ジッタが非常に小さいため、信号対雑音比の劣化なく、高精度のクロック供給、高周波のデータ・コンバータ向けの優れたソリューションを提供できます。4 つの高周波クロック出力と、より大きな分周器範囲を持つ追加の LOGICLK 出力は、 SYSREF 出力クロック信号と組み合わせられます。JESD インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス・クロックに再度クロックされます。データ・コンバータのクロック供給アプリケーションでは、クロックのジッタがデータ・コンバータのアパーチャ・ジッタよりも小さくすることが重要です。4 つ以上のデータ・コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。30fs の追加ジッタと -160dBc/Hz のノイズフロアを実現していることから、このデバイスに超低ノイズ・リファレンス・クロック・ソースを組み合わせて、データ・コンバータのクロック供給に最適なソリューションです。特に 3GHz を超えるサンプリングに最適です。

このデバイスは高い周波数に対応し、ジッタが非常に小さいため、信号対雑音比の劣化なく、高精度のクロック供給、高周波のデータ・コンバータ向けの優れたソリューションを提供できます。4 つの高周波クロック出力と、より大きな分周器範囲を持つ追加の LOGICLK 出力は、 SYSREF 出力クロック信号と組み合わせられます。JESD インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス・クロックに再度クロックされます。データ・コンバータのクロック供給アプリケーションでは、クロックのジッタがデータ・コンバータのアパーチャ・ジッタよりも小さくすることが重要です。4 つ以上のデータ・コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。30fs の追加ジッタと -160dBc/Hz のノイズフロアを実現していることから、このデバイスに超低ノイズ・リファレンス・クロック・ソースを組み合わせて、データ・コンバータのクロック供給に最適なソリューションです。特に 3GHz を超えるサンプリングに最適です。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと類似の機能。
LMK04832 アクティブ デュアル・ループ搭載、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ Up to 3.2-GHz clock generator and jitter cleaner, 14 outputs, JESD support
LMX2820 アクティブ 位相同期機能と誤差 5μs 未満の周波数キャリブレーション機能搭載、JESD 対応、22.6GHz 広帯域 RF シンセサイザ Up to 22.6-GHz synthesizer and JESD support

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMX1204 低ノイズ、高周波 JESD バッファ/乗算器/除算器 データシート PDF | HTML 最新の英語版をダウンロード (Rev.A) PDF | HTML 2021年 6月 30日
アプリケーション・ノート Clocking Large Systems using LMX1204 in Cascaded Configuration PDF | HTML 2022年 6月 23日
ユーザー・ガイド LMX1204 Register Map PDF | HTML 2021年 8月 23日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

LMX1204EVM — LMX1204 JESD204B/C 対応、SYSREF サポート、RF バッファ、逓倍器、分周器の評価基板

LMX1204 評価基板 (EVM) は、4 出力、超低付加ジッタの RF (無線周波数) バッファ、分周器、逓倍器である LMX1204 の性能評価に適した設計を採用しています。この評価基板 (EVM) は、最大 12.8GHz の RF クロック入力をバッファリングし、3.2GHz ~ 6.4GHz の出力範囲で 2 倍、3 倍、または 4 倍に逓倍することや、入力を最大 8 分周することができます。

FPGA (フィールド・プログラマブル・ゲート・アレイ) (...)

TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

PLLATINUMSIM-SW — PLLatinum™ シミュレーション・ツール

PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション・ツールです。これらの IC は LMX シリーズのフェーズ・ロック・ループ (PLL) とシンセサイザを搭載しています。
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
設計ツール

CLOCK-TREE-ARCHITECT Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
パッケージ ピン数 ダウンロード
VQFN (RHA) 40 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ