LMX1204
- 出力周波数：300MHz～12.8GHz
- 超低ノイズ
- ノイズ フロア (6GHz 出力)：-161dBc/Hz
- 1/f ノイズ (6GHz 出力、10kHz オフセット)：-154dBc/Hz
- ジッタ (12kHz～20MHz)：5fS
- 付加ジッタ (DC～fCLK)：<30fs
- 対応する SYSREF 出力を備えた 4 つの高周波クロック
- ÷1 (バッファ モード)、÷2、3、4、5、6、7、8 をサポートする共有デバイダ
- ×1 (フィルタ モード)、×2、×3、×4 をサポートする共有 PLL ベースのマルチプライヤ
- LOGICLK 出力と対応する SYSREF 出力
- 個別の分周バンク上
- ÷1、2、4 プリデバイダ
- ÷1 (バイパス)、2、…、1023 ポストデバイダ
- 8 つのプログラム可能な出力電力レベル
- 同期された SYSREF クロック出力
- 508 遅延ステップの調整は、12.8GHz でそれぞれ 2.5ps 未満
- ジェネレータモードとリピータモード
- SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
- すべてのデバイダおよび複数のデバイスに対する SYNC 機能
- 2.5V の動作電圧
- 動作温度：-40℃～85℃
このデバイスは高い周波数に対応し、ジッタが非常に小さいため、信号対雑音比の劣化なく、高精度クロック、高周波データ コンバータを容易に実現できます。4 つの高周波クロック出力のそれぞれと、より大きな分周器範囲を持つ追加の LOGICLK 出力は、SYSREF 出力クロック信号と対になります。JESD インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス クロックに再度クロックされます。データ コンバータのクロック供給アプリケーションでは、クロックのジッタをデータ コンバータのアパーチャ ジッタよりも小さくすることが重要です。4 つより多いデータ コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。このデバイスはジッタが小さくノイズ フロアが低いため、超低ノイズのリファレンス クロック ソースと組み合わせると、特にサンプリングが 3GHz を超える場合に、データ コンバータのクロック供給用の模範的な選択肢になります。
お客様が関心を持ちそうな類似品
比較対象デバイスと類似の機能。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMX1204 低ノイズ、高周波 JESD バッファ / 逓倍器 / 分周器 データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2024/02/20 |
| * | ユーザー・ガイド | LMX1204 Register Map (Rev. A) | PDF | HTML | 2022/09/28 | ||
| アプリケーション・ノート | 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/05/01 | |
| 設計ガイド | カスケード接続のクロック分配リファレンス デザイン、16 の高周波 数出力をサポート | PDF | HTML | 英語版 | PDF | HTML | 2024/04/17 | |
| アプリケーション・ノート | Cascaded LMX1204 Phase-Error Analysis | PDF | HTML | 2023/01/12 | |||
| アプリケーション・ノート | LMX1204 Multiplier Clock Distribution Drives Large Phased-Array Systems | PDF | HTML | 2022/10/31 | |||
| アプリケーション・ノート | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 2022/06/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMX1204EVM — LMX1204 JESD204B/C 対応、SYSREF サポート、RF バッファ、逓倍器、分周器の評価基板
LMX1204 評価基板 (EVM) は、4 出力、超低付加ジッタの RF (無線周波数) バッファ、分周器、逓倍器である LMX1204 の性能評価に適した設計を採用しています。この評価基板 (EVM) は、最大 12.8GHz の RF クロック入力をバッファリングし、3.2GHz ～ 6.4GHz の出力範囲で 2 倍、3 倍、または 4 倍に逓倍することや、入力を最大 8 分周することができます。
FPGA (フィールド プログラマブル ゲート アレイ) とロジックのクロック処理に適した個別の補助クロック (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
TIDA-010259 — カスケード型 LMX1204 のリファレンス デザイン
カスケード型 LMX1204 のリファレンス デザインは、単一のクロック入力を 16 個のクロック出力に分配します。 最高 12.8GHz の高周波動作に適しており、クロック信号に対する位相ノイズの影響は無視できる範囲です。 大規模フェーズド アレイ システム内の高速データ コンバータに関連するクロック処理に最適です。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。