LP2995
The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LP2995 DDR Termination Regulator (jp) データシート (Rev. K 翻訳版) | 最新英語版 (Rev.M) | PDF | HTML | 2011年 3月 28日 | |
| アプリケーション・ノート | Limiting DDR Termination Regulators’ Inrush Current | 2016年 8月 23日 | ||||
| EVM ユーザー ガイド (英語) | AN-1241 LP2995 Evaluation Board (Rev. B) | 2013年 5月 7日 | ||||
| アプリケーション・ノート | AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) | 2013年 5月 6日 | ||||
| アプリケーション・ノート | DDR-SDRAM Termination Simplified Using A Linear Regulator | 2002年 7月 23日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
リファレンス・デザイン
TIDA-010011 — 保護リレー プロセッサ モジュール向け高効率電源アーキテクチャのリファレンス デザイン
このリファレンス デザインでは、1A を超える負荷電流と高い効率を必要とするアプリケーション プロセッサ モジュール向けに複数の電圧レールを生成する、各種の電源アーキテクチャを紹介します。必要な電力は、バックプレーンからの5、12、24V DC入力を使用して供給します。小型化のためFET内蔵のDC-DCコンバータとインダクタ内蔵の電源モジュールを使用して電力を供給します。このデザインでは、低 EMI を必要とするアプリケーション向けに HotRod™ パッケージ (...)
回路図: PDF
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| HSOIC (DDA) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
| WQFN (NHP) | 16 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。