パッケージ情報
パッケージ | ピン数 SOIC (D) | 8 |
動作温度範囲 (℃) 0 to 125 |
パッケージ数量 | キャリア 95 | TUBE |
LP2996-N の特徴
- 最小VDDQ:
- 1.8V (LP2996-N)
- 1.35V (LP2996A)
- ソースおよびシンク電流
- 低い出力電圧オフセット
- 出力電圧の設定に外付け抵抗が不要
- リニア・トポロジ
- Suspend-to-RAM (STR)機能
- 適切なESRのセラミック・コンデンサで安定
- 少ない外付け部品数
- サーマル・シャットダウン
アプリケーション
- LP2996-N: DDR1およびDDR2の終端電圧
- LP2996A: DDR1、DDR2、DDR3、DDR3Lの終端電圧
- FPGA
- 産業用および医療用PC
- SSTL-2およびSSTL-3の終端
- HSTLの終端
All trademarks are the property of their respective owners.
LP2996-N に関する概要
LP2996-NおよびLP2996Aリニア・レギュレータは、DDR-SDRAMに関するJEDEC SSTL-2仕様を満たすよう設計されています。これらのデバイスはDDR2もサポートしています。LP2996AはDDR3およびDDR3L VTTバスの終端をサポートし、VDDQの最小値は1.35Vです。これらのデバイスには高速のオペアンプが搭載されているため、負荷過渡応答が非常に優れています。出力ステージでは貫通電流が防止され、DDR-SDRAM終端での必要に応じて、アプリケーションで1.5Aの連続的な電流と、最大3Aの過渡ピーク電流を供給できます。LP2996-NおよびLP2996AにはVSENSEピンも搭載され、優れた負荷レギュレーションを行うとともに、チップセットとDIMMの基準電圧としてVREF出力を供給します。
LP2996-NおよびLP2996Aには追加機能として、アクティブLOWのシャットダウン(SD)ピンがあり、Suspend-to-RAM (STR)機能を提供します。SDがLOWに設定されると、VTT出力がtri-stateになり、高インピーダンス出力を供給しますが、VREFはアクティブに維持されます。このモードでは、低い静止電流によって消費電力を削減できます。
LP2998およびLP2998-Q1デバイスは、車載用途およびDDRアプリケーションで、氷点下の温度で動作が必要とされる場合にお勧めします。
アプリケーション設計者はWEBENCH設計ツールを使用して、LP2998およびLP2998-Q1を使用するアプリケーションの生成、最適化、シミュレーションを実行できます。