製品詳細

DSP 1 C55x DSP MHz (Max) 100, 60 CPU 16-bit Operating system DSP/BIOS, VLX Rating Catalog
DSP 1 C55x DSP MHz (Max) 100, 60 CPU 16-bit Operating system DSP/BIOS, VLX Rating Catalog
NFBGA (ZCH) 196 100 mm² 10 x 10
  • High-Performance, Low-Power, TMS320C55x™ Fixed-Point Digital Signal Processor
    • 16.67-, 10-ns Instruction Cycle Time
    • 60-, 100-MHz Clock Rate
    • One/Two Instruction(s) Executed per Cycle
    • Dual Multipliers [Up to 200 Million Multiply-Accumulates per Second (MMACS)]
    • Two Arithmetic/Logic Units (ALUs)
    • Three Internal Data/Operand Read Buses and Two Internal Data/Operand Write Buses
    • Fully Software-Compatible With C55x Devices
    • Industrial Temperature Devices Available
  • 320K Bytes Zero-Wait State On-Chip RAM, Composed of:
    • 64K Bytes of Dual-Access RAM (DARAM), 8 Blocks of 4K x 16-Bit
    • 256K Bytes of Single-Access RAM (SARAM), 32 Blocks of 4K x 16-Bit
  • 128K Bytes of Zero Wait-State On-Chip ROM (4 Blocks of 16K x 16-Bit)
    • 16-/8-Bit External Memory Interface (EMIF) with Glueless Interface to:
    • 8-/16-Bit NAND Flash, 1- and 4-Bit ECC
    • 8-/16-Bit NOR Flash
    • Asynchronous Static RAM (SRAM)
  • Direct Memory Access (DMA) Controller
    • Four DMA With 4 Channels Each (16-Channels Total)
  • Three 32-Bit General-Purpose Timers
    • One Selectable as a Watchdog and/or GP
  • Two MultiMedia Card/Secure Digital (MMC/SD) Interfaces
  • Universal Asynchronous Receiver/Transmitter (UART)
  • Serial-Port Interface (SPI) With Four Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Four Inter-IC Sound (I2S Bus™) for Data Transport
  • Device USB Port With Integrated 2.0 High-Speed PHY that Supports:
    • USB 2.0 Full- and High-Speed Device
  • LCD Bridge With Asynchronous Interface
  • Tightly-Coupled FFT Hardware Accelerator
  • 10-Bit 4-Input Successive Approximation (SAR) ADC
  • Real-Time Clock (RTC) With Crystal Input, With Separate Clock Domain, Separate Power Supply
  • Four Core Isolated Power Supply Domains: Analog, RTC, CPU and Peripherals, and USB
  • Four I/O Isolated Power Supply Domains: RTC I/O, EMIF I/O, USB PHY, and DVDDIO
  • Low-Power S/W Programmable Phase-Locked Loop (PLL) Clock Generator
  • On-Chip ROM Bootloader (RBL) to Boot From NAND Flash, NOR Flash, SPI EEPROM, or I2C EEPROM
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • Up to 26 General-Purpose I/O (GPIO) Pins
  • (Multiplexed With Other Device Functions)
  • 196-Terminal Pb-Free Plastic BGA (Ball Grid Array) (ZCH Suffix)
  • 1.05-V Core (60 MHz), 1.8-V, 2.5-V, 2.8-V, or 3.3-V I/Os
  • 1.3-V Core (100 MHz), 1.8-V, 2.5-V, 2.8-V, or 3.3-V I/Os
  • Applications:
    • Wireless Audio Devices (e.g., Headsets, Microphones, Speakerphones, etc.)
    • Echo Cancellation Headphones
    • Portable Medical Devices
    • Voice Applications
    • Industrial Controls
    • Fingerprint Biometrics
    • Software Defined Radio

All trademarks are the property of their respective owners.

  • High-Performance, Low-Power, TMS320C55x™ Fixed-Point Digital Signal Processor
    • 16.67-, 10-ns Instruction Cycle Time
    • 60-, 100-MHz Clock Rate
    • One/Two Instruction(s) Executed per Cycle
    • Dual Multipliers [Up to 200 Million Multiply-Accumulates per Second (MMACS)]
    • Two Arithmetic/Logic Units (ALUs)
    • Three Internal Data/Operand Read Buses and Two Internal Data/Operand Write Buses
    • Fully Software-Compatible With C55x Devices
    • Industrial Temperature Devices Available
  • 320K Bytes Zero-Wait State On-Chip RAM, Composed of:
    • 64K Bytes of Dual-Access RAM (DARAM), 8 Blocks of 4K x 16-Bit
    • 256K Bytes of Single-Access RAM (SARAM), 32 Blocks of 4K x 16-Bit
  • 128K Bytes of Zero Wait-State On-Chip ROM (4 Blocks of 16K x 16-Bit)
    • 16-/8-Bit External Memory Interface (EMIF) with Glueless Interface to:
    • 8-/16-Bit NAND Flash, 1- and 4-Bit ECC
    • 8-/16-Bit NOR Flash
    • Asynchronous Static RAM (SRAM)
  • Direct Memory Access (DMA) Controller
    • Four DMA With 4 Channels Each (16-Channels Total)
  • Three 32-Bit General-Purpose Timers
    • One Selectable as a Watchdog and/or GP
  • Two MultiMedia Card/Secure Digital (MMC/SD) Interfaces
  • Universal Asynchronous Receiver/Transmitter (UART)
  • Serial-Port Interface (SPI) With Four Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Four Inter-IC Sound (I2S Bus™) for Data Transport
  • Device USB Port With Integrated 2.0 High-Speed PHY that Supports:
    • USB 2.0 Full- and High-Speed Device
  • LCD Bridge With Asynchronous Interface
  • Tightly-Coupled FFT Hardware Accelerator
  • 10-Bit 4-Input Successive Approximation (SAR) ADC
  • Real-Time Clock (RTC) With Crystal Input, With Separate Clock Domain, Separate Power Supply
  • Four Core Isolated Power Supply Domains: Analog, RTC, CPU and Peripherals, and USB
  • Four I/O Isolated Power Supply Domains: RTC I/O, EMIF I/O, USB PHY, and DVDDIO
  • Low-Power S/W Programmable Phase-Locked Loop (PLL) Clock Generator
  • On-Chip ROM Bootloader (RBL) to Boot From NAND Flash, NOR Flash, SPI EEPROM, or I2C EEPROM
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • Up to 26 General-Purpose I/O (GPIO) Pins
  • (Multiplexed With Other Device Functions)
  • 196-Terminal Pb-Free Plastic BGA (Ball Grid Array) (ZCH Suffix)
  • 1.05-V Core (60 MHz), 1.8-V, 2.5-V, 2.8-V, or 3.3-V I/Os
  • 1.3-V Core (100 MHz), 1.8-V, 2.5-V, 2.8-V, or 3.3-V I/Os
  • Applications:
    • Wireless Audio Devices (e.g., Headsets, Microphones, Speakerphones, etc.)
    • Echo Cancellation Headphones
    • Portable Medical Devices
    • Voice Applications
    • Industrial Controls
    • Fingerprint Biometrics
    • Software Defined Radio

All trademarks are the property of their respective owners.

The TMS320VC5505 is a member of TI's TMS320C5000™ fixed-point Digital Signal Processor (DSP) product family and is designed for low-power applications.

The TMS320VC5505 fixed-point DSP is based on the TMS320C55x™ DSP generation CPU processor core. The C55x™ DSP architecture achieves high performance and low power through increased parallelism and total focus on power savings. The CPU supports an internal bus structure that is composed of one program bus, one 32-bit data read bus and two 16-bit data read buses, two 16-bit data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to four 16-bit data reads and two 16-bit data writes in a single cycle. The TMS320VC5505 also includes four DMA controllers, each with 4 channels, providing data movements for 16-independent channel contexts without CPU intervention. Each DMA controller can perform one 32-bit data transfer per cycle, in parallel and independent of the CPU activity.

The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit multiplication and a 32-bit add in a single cycle. A central 40-bit arithmetic/logic unit (ALU) is supported by an additional 16-bit ALU. Use of the ALUs is under instruction set control, providing the ability to optimize parallel activity and power consumption. These resources are managed in the Address Unit (AU) and Data Unit (DU) of the C55x CPU.

The C55x CPU supports a variable byte width instruction set for improved code density. The Instruction Unit (IU) performs 32-bit program fetches from internal or external memory and queues instructions for the Program Unit (PU). The Program Unit decodes the instructions, directs tasks to the Address Unit (AU) and Data Unit (DU) resources, and manages the fully protected pipeline. Predictive branching capability avoids pipeline flushes on execution of conditional instructions.

The general-purpose input and output functions along with the 10-bit SAR ADC provide sufficient pins for status, interrupts, and bit I/O for LCD displays, keyboards, and media interfaces. Serial media is supported through two MultiMedia Card/Secure Digital (MMC/SD) peripherals, four Inter-IC Sound (I2S Bus™) modules, one Serial-Port Interface (SPI) with up to 4 chip selects, one I2C multi-master and slave interface, and a Universal Asynchronous Receiver/Transmitter (UART) interface.

The VC5505 peripheral set includes an external memory interface (EMIF) that provides glueless access to asynchronous memories like EPROM, NOR, NAND, and SRAM. Additional peripherals include: a high-speed Universal Serial Bus (USB2.0) device mode only, and a real-time clock (RTC). The DMA controller provides data movement for sixteen independent channel contexts without CPU intervention, providing DMA throughput of up to two 16-bit words per cycle. This device also includesthree general-purpose timers with one configurable as a watchdog timer, and a analog phase-locked loop (APLL) clock generator.

In addition, the VC5505 includes a tightly-coupled FFT Hardware Accelerator. The tightly-coupled FFT Hardware Accelerator supports 8 to 1024-point (in power of 2) real and complex-valued FFTs.

The VC5505 is supported by the industry's award-winning eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, Texas Instruments' algorithm standard, and the industry's largest third-party network. Code Composer Studio IDE features code generation tools including a C Compiler and Linker, RTDX™, XDS100™, XDS510™, XDS560™ emulation device drivers, and evaluation modules. The VC5505 is also supported by the C55x DSP Library which features more than 50 foundational software kernels (FIR filters, IIR filters, FFTs, and various math functions) as well as chip support

The TMS320VC5505 is a member of TI's TMS320C5000™ fixed-point Digital Signal Processor (DSP) product family and is designed for low-power applications.

The TMS320VC5505 fixed-point DSP is based on the TMS320C55x™ DSP generation CPU processor core. The C55x™ DSP architecture achieves high performance and low power through increased parallelism and total focus on power savings. The CPU supports an internal bus structure that is composed of one program bus, one 32-bit data read bus and two 16-bit data read buses, two 16-bit data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to four 16-bit data reads and two 16-bit data writes in a single cycle. The TMS320VC5505 also includes four DMA controllers, each with 4 channels, providing data movements for 16-independent channel contexts without CPU intervention. Each DMA controller can perform one 32-bit data transfer per cycle, in parallel and independent of the CPU activity.

The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit multiplication and a 32-bit add in a single cycle. A central 40-bit arithmetic/logic unit (ALU) is supported by an additional 16-bit ALU. Use of the ALUs is under instruction set control, providing the ability to optimize parallel activity and power consumption. These resources are managed in the Address Unit (AU) and Data Unit (DU) of the C55x CPU.

The C55x CPU supports a variable byte width instruction set for improved code density. The Instruction Unit (IU) performs 32-bit program fetches from internal or external memory and queues instructions for the Program Unit (PU). The Program Unit decodes the instructions, directs tasks to the Address Unit (AU) and Data Unit (DU) resources, and manages the fully protected pipeline. Predictive branching capability avoids pipeline flushes on execution of conditional instructions.

The general-purpose input and output functions along with the 10-bit SAR ADC provide sufficient pins for status, interrupts, and bit I/O for LCD displays, keyboards, and media interfaces. Serial media is supported through two MultiMedia Card/Secure Digital (MMC/SD) peripherals, four Inter-IC Sound (I2S Bus™) modules, one Serial-Port Interface (SPI) with up to 4 chip selects, one I2C multi-master and slave interface, and a Universal Asynchronous Receiver/Transmitter (UART) interface.

The VC5505 peripheral set includes an external memory interface (EMIF) that provides glueless access to asynchronous memories like EPROM, NOR, NAND, and SRAM. Additional peripherals include: a high-speed Universal Serial Bus (USB2.0) device mode only, and a real-time clock (RTC). The DMA controller provides data movement for sixteen independent channel contexts without CPU intervention, providing DMA throughput of up to two 16-bit words per cycle. This device also includesthree general-purpose timers with one configurable as a watchdog timer, and a analog phase-locked loop (APLL) clock generator.

In addition, the VC5505 includes a tightly-coupled FFT Hardware Accelerator. The tightly-coupled FFT Hardware Accelerator supports 8 to 1024-point (in power of 2) real and complex-valued FFTs.

The VC5505 is supported by the industry's award-winning eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, Texas Instruments' algorithm standard, and the industry's largest third-party network. Code Composer Studio IDE features code generation tools including a C Compiler and Linker, RTDX™, XDS100™, XDS510™, XDS560™ emulation device drivers, and evaluation modules. The VC5505 is also supported by the C55x DSP Library which features more than 50 foundational software kernels (FIR filters, IIR filters, FFTs, and various math functions) as well as chip support

ダウンロード

Limited design support from TI available

This product has limited design support from TI for existing projects. If available, you will find relevant collateral, software and tools in the product folder. For existing designs using this product, you can request support in the TI E2ETM support forums, but limited support is available for this product.

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
33 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TMS320VC5505 Fixed-Point Digital Signal Processor データシート (Rev. B) 2010年 2月 12日
* エラッタ TMS320VC5505/VC5504 Fixed-Point DSP Silicon Errata (Silicon Revision 1.4) (Rev. C) 2013年 1月 15日
技術記事 Difficult to see. Always in motion is the future 2016年 1月 4日
技術記事 Announcing the new entry-level Sitara processor 2015年 12月 9日
ユーザー・ガイド TMS320C5515/14/05/04/VC05/VC04 DSP MMC/SD Card Controller User's Guide (Rev. B) 2015年 9月 30日
技術記事 Automotive Surround View Technology trends 2015年 8月 31日
技術記事 Solar Inverter Gateways Made Simple with AM335x 2015年 7月 28日
アプリケーション・ノート FFT Implementation on the TMS320VC5505, TMS320C5505, and TMS320C5515 DSPs (Rev. B) 2013年 1月 9日
ユーザー・ガイド Emulation and Trace Headers Technical Reference Manual (Rev. I) 2012年 8月 9日
ユーザー・ガイド TMS320C5515/05/VC05 DSP Successive Approx. Register (SAR) ADC User's Guide (Rev. C) 2012年 1月 13日
ユーザー・ガイド TMS320VC5505 DSP System User's Guide (Rev. C) 2012年 1月 12日
ユーザー・ガイド TMS320C55x DSP Peripherals Overview Reference Guide (Rev. K) 2011年 12月 15日
ユーザー・ガイド TMS320C55x Assembly Language Tools User's Guide (Rev. I) 2011年 11月 9日
ユーザー・ガイド TMS320C55x Optimizing C/C++ Compiler User's Guide (Rev. G) 2011年 11月 9日
アプリケーション・ノート Using the TMS320VC5505/04 Bootloader (Rev. A) 2010年 5月 10日
ユーザー・ガイド TMS320C5505/05/14/15 DSP External Memory Interface (EMIF) User's Guide (Rev. A) 2010年 3月 17日
ユーザー・ガイド TMS320VC5505/5504 DSP Inter-IC Sound User's Guide (Rev. A) 2010年 1月 25日
ユーザー・ガイド Corazo'n Line22 2009年 9月 21日
ユーザー・ガイド Corazo'n Line23 2009年 9月 21日
ユーザー・ガイド Corazo'n Line24 2009年 9月 21日
ユーザー・ガイド Corazo'n Line25 2009年 9月 21日
ユーザー・ガイド Corazo'n Line27 2009年 9月 21日
ユーザー・ガイド Corazo'n Line29 2009年 9月 21日
ユーザー・ガイド Corazo'n Line33 2009年 9月 21日
ユーザー・ガイド TMS320C5505 DSP Universal Serial Bus 2.0 (USB) User's Guide 2009年 9月 21日
ユーザー・ガイド TMS320VC5505 DSP Inter-Integrated Circuit Peripheral User's Guide (Rev. A) 2009年 9月 21日
その他の技術資料 C5505 eZDSP UBS Stick Dev Tool Product Bulletin 2009年 9月 8日
その他の技術資料 C5504 and C5505 DSP Frequently Asked Questions (Rev. A) 2009年 8月 7日
その他の技術資料 TMS320C5504/5 Product Bulletin (Rev. C) 2009年 8月 6日
その他の技術資料 Solutions for Personal Medical Application Development 2009年 6月 26日
ユーザー・ガイド TMS320C55x 3.0 DSP Algebraic Instruction Set Reference Guide (Rev. E) 2009年 6月 24日
ユーザー・ガイド TMS320C55x 3.0 DSP Mnemonic Instruction Set Reference Guide (Rev. E) 2009年 6月 24日
ユーザー・ガイド TMS320C55x DSP CPU Reference Guide, Version 3.0 (Rev. E) 2009年 6月 17日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア・コーデック

C55XCODECSAUD C55x 用オーディオ・コーデック - ソフトウェアとドキュメント

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into audio and speech applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes (...)

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
Arm ベースのプロセッサ
OMAP5912 アプリケーション・プロセッサ
デジタル信号プロセッサ (DSP)
SM320VC5507-EP エンハンスド製品、低消費電力、C5507 固定小数点 DSP TMS320VC5501 低消費電力 C55x 固定小数点 DSP - 最大 300MHz TMS320VC5502 固定小数点デジタル・シグナル・プロセッサ TMS320VC5503 低消費電力 C55x 固定小数点 DSP - 最大 200MHz TMS320VC5505 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320VC5506 低消費電力 C55x 固定小数点 DSP - 108MHz TMS320VC5507 固定小数点デジタル・シグナル・プロセッサ TMS320VC5509A 固定小数点デジタル・シグナル・プロセッサ TMS320VC5510A 固定小数点デジタル・シグナル・プロセッサ
ダウンロードオプション
ソフトウェア・コーデック

C55XCODECSPCH C55x 用音声コーデック - ソフトウェアとドキュメント

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into audio and speech applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes (...)

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
Arm ベースのプロセッサ
OMAP5912 アプリケーション・プロセッサ
デジタル信号プロセッサ (DSP)
SM320VC5507-EP エンハンスド製品、低消費電力、C5507 固定小数点 DSP TMS320VC5501 低消費電力 C55x 固定小数点 DSP - 最大 300MHz TMS320VC5502 固定小数点デジタル・シグナル・プロセッサ TMS320VC5503 低消費電力 C55x 固定小数点 DSP - 最大 200MHz TMS320VC5505 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320VC5506 低消費電力 C55x 固定小数点 DSP - 108MHz TMS320VC5507 固定小数点デジタル・シグナル・プロセッサ TMS320VC5509A 固定小数点デジタル・シグナル・プロセッサ TMS320VC5510A 固定小数点デジタル・シグナル・プロセッサ
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO Code Composer Studio 統合開発環境(IDE)

Code Composer Studio؜™ software is an integrated development environment (IDE) that supports TI's microcontroller (MCU) and embedded processor portfolios. Code Composer Studio software comprises a suite of tools used to develop and debug embedded applications. The software includes an (...)
サポートされている製品とハードウェア

サポートされている製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください

parametric-filter MSP430 マイコン
parametric-filter Arm ベースのマイコン
parametric-filter Zigbee 製品
parametric-filter Wi-Fi 製品
parametric-filter Thread 製品
parametric-filter Sub-1GHz 製品
parametric-filter マルチプロトコル製品
parametric-filter Bluetooth 製品
製品
車載ミリ波レーダー・センサ
AWR1243 76GHz ~ 81GHz 高性能車載向けミリ波 IC AWR1443 マイコンとハードウェア・アクセラレータを統合したシングルチップ 76GHz ~ 81GHz 車載レーダー・センサ AWR1642 DSP とマイコンを統合したシングルチップ 76GHz ~ 81GHz 車載レーダー・センサ AWR1843 DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 76GHz ~ 81GHz 車載レーダー・センサ AWR1843AOP Single-chip 76-GHz to 81-GHz automotive radar sensor integrating antenna on package, DSP and MCU AWR2243 車載、第 2 世代、76GHz ~ 81GHz、高性能用 MMIC (モノリシック・マイクロ波 IC) AWR2944 車載対応、コーナー・レーダーと長距離レーダー向け、第 2 世代の 76GHz ~ 81GHz 高性能 SoC AWR6443 Single-chip 60-GHz to 64-GHz automotive radar sensor integrating MCU and radar accelerator AWR6843 DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 60GHz ~ 64GHz 車載レーダー・センサ AWR6843AOP 車載対応、DSP とマイコンをアンテナ・オン・パッケージに内蔵、シングルチップ 60GHz ~ 64GHz レーダー・センサ
産業用ミリ波レーダー・センサ
IWR1443 マイコンとハードウェア・アクセラレータを統合したシングルチップ 76GHz ~ 81GHz ミリ波センサ IWR1642 DSP とマイコンを統合したシングルチップ 76GHz ~ 81GHz ミリ波センサ IWR1843 DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 76GHz ~ 81GHz 産業用レーダー・センサ IWR6443 マイコンとハードウェア・アクセラレータを統合したシングルチップ 60GHz ~ 64GHz インテリジェント・ミリ波センサ IWR6843 処理機能内蔵シングルチップ 60GHz ~ 64GHz インテリジェント・ミリ波センサ IWR6843AOP 統合型アンテナ・オン・パッケージ (AoP)、シングルチップ、60GHz ~ 64GHz、インテリジェント・ミリ波センサ
クラウドで評価することができます ダウンロードオプション
ドライバまたはライブラリ

SPRC100 — TMS320C55x DSP ライブラリ

The DSP Library (DSPLIB) is a collection of high-level optimized DSP function modules for the C55x DSP platform. This source-code library includes C-callable functions (ANSI-C language compatible) for general signal processing math and vector functions that have been ported to C55x DSPs. The (...)
ユーザー・ガイド: PDF
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
シミュレーション・モデル

VC5505 ZCH IBIS Model (Rev. B)

SPRM390B.ZIP (445 KB) - IBIS Model
シミュレーション・モデル

VC5505 ZCH BSDL Model (Rev. B)

SPRM391B.ZIP (5 KB) - BSDL Model
設計ツール

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
パッケージ ピン数 ダウンロード
NFBGA (ZCH) 196 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ