TPS767
- 1 A Low-Dropout Voltage Regulator
- Available in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, 5.0-V Fixed Output and Adjustable Versions
- Dropout Voltage Down to 230 mV at 1 A (TPS76750)
- Ultralow 85 µA Typical Quiescent Current
- Fast Transient Response
- 2% Tolerance Over Specified Conditions for Fixed-Output Versions
- Open Drain Power-On Reset With 200-ms Delay (See TPS768xx for PG Option)
- 8-Pin SOIC and 20-Pin TSSOP PowerPAD™ (PWP) Package
- Thermal Shutdown Protection
All trademarks are the property of their respective owners.
This device is designed to have a fast transient response and be stable with 10 µF low ESR capacitors. This combination provides high performance at a reasonable cost.
Because the PMOS device behaves as a low-value resistor, the dropout voltage is very low
(typically
230 mV at an output current of 1 A for the TPS76750) and is directly proportional to the
output current. Additionally, since the PMOS pass element is a voltage-driven device, the quiescent
current is very low and independent of output loading (typically
85 µA over the full range of output current, 0 mA to
1 A). These two key specifications yield a significant improvement in operating life for
battery-powered systems. This LDO family also features a sleep mode; applying a TTL high signal to
EN (enable) shuts down the regulator, reducing the quiescent current to 1 µA at
TJ = 25°C.
The RESET output of the TPS767xx initiates a reset in microcomputer and microprocessor systems in the event of an undervoltage condition. An internal comparator in the TPS767xx monitors the output voltage of the regulator to detect an undervoltage condition on the regulated output voltage.
The TPS767xx is offered in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, and 5.0-V fixed-voltage versions and in an adjustable version (programmable over the range of 1.5 V to 5.5 V). Output voltage tolerance is specified as a maximum of 2% over line, load, and temperature ranges. The TPS767xx family is available in 8-pin SOIC and 20-pin PWP packages.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS767xxQ Fast-Transient-Response 1-A Low-Dropout Linear Regulators データシート (Rev. J) | PDF | HTML | 2015/08/06 | ||
| アプリケーション・ノート | LDO Noise Demystified (Rev. B) | PDF | HTML | 2020/08/18 | |||
| アプリケーション・ノート | PowerPAD™ Thermally Enhanced Package (Rev. H) | 2018/07/06 | ||||
| アプリケーション・ノート | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017/08/09 | |||
| ユーザー・ガイド | Voltage-Controlled Amplifier Evaluation Kit | 2008/08/25 | ||||
| アプリケーション・ノート | Power Supply Sequencing Solutions for Dual Supply Voltage DSPs (Rev. A) | 2000/07/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TIDA-00068 — ベースステーション・トランシーバ、DPD フィードバック・パス付き
この設計は、スモール・セル基地局開発プラットフォーム用です。2 個のリアル受信パス、2 個の複合送信パス、および共有リアル・フィードバック・パスを提供します。この設計はマクロ基地局の性能を発揮しますが、スモール・セル基地局のフットプリントで済みます。この電流設計では最大 20MHz の帯域幅を処理できます。
TIDA-00073 — デュアル広帯域 RF からデジタルへの変換レシーバのデザイン
TSW1265EVM は、最大 125MHz のスペクトルをデジタル化可能な広帯域 RF からデジタルへのデュアル レシーバ ソリューションのリファレンス デザインの例です。このシステムは、ADS4249、LMH6521、LMK0480x、およびデュアル ミキサを使用してこれを実現するためのリファレンスを提供します。 このリファレンス EVEM は、TSW1400 などのキャプチャ カードと組み合わせることで、狭帯域信号および広帯域信号の取り込みと解析に使用できます。 さまざまなアプリケーションのニーズに応じて LO および IF 周波数を変更する方法について説明します。 (...)
TIDA-00074 — 広帯域 RF からデジタル複合レシーバ フィードバックへのシグナル チェーン
この設計は広帯域複レシーバのリファレンス デザインおよび評価プラットフォームであり、送信機のデジタル プリディストーション用フィードバック レシーバとしての使用に最適です。この評価基板の信号チェーンは、高中間周波数 (IF) のコンプレックス フィードバック アプリケーションに最適であり、複素復調器、TI の LMH6521 デュアル チャネル DVGA、および ADS5402 12 ビット 800MSPS デュアル チャネル ADC を搭載しています。オンボードのフィルタ部品を変更することで、信号チェーンをさまざまな周波数プランに対応するよう構成できます。評価基板には、オンボードの低ノイズ (...)
TIDA-00075 — 広帯域幅で高電圧の各種波形ジェネレータ向けフロント エンド
このリファレンス デザインは、アクティブ インターフェイスと DAC5682Z の電流シンク出力を組み合わせて使用する方法を示します。代表的なアプリケーションとして、多様な波形ジェネレータ向けのフロント エンドがあります。この評価基板 (EVM) は、D/A 変換用の DAC5682Z と、広帯域オペアンプを使用したアクティブ インターフェイスの実装を提示する OPA695 と、電圧スイングの大きいオペアンプを提示するための THS3091 や THS3095 を搭載しています。また、クロック生成用の CDCM7005、VCXO (電圧制御水晶発振器) とリファレンス、電圧安定化向けのリニア (...)
TIDA-00078 — I/Q 補正機能内蔵ダイレクト ダウン コンバージョン システム
TSW6011EVM のフィールド プログラマブル ゲート アレイ (FPGA) に実装されている I/Q 補正ブロックは、ワイヤレス システムでのダイレクト ダウン コンバージョン レシーバ アーキテクチャの採用に役立ちます。I/Q 補正ブロックはシングル タップのブラインド アルゴリズムで構成されており、複素ゼロ IF 受信システムにおける周波数非依存の I/Q の不平衡を補正します。FPGA には、I/Q 補正ブロックに加えて、デジタル ゲイン ブロック、デジタル電力測定ブロック、2 個の補間ブロック、I/Q オフセット補正ブロック、および直交ミキシング ブロックが搭載されています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| HTSSOP (PWP) | 20 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。