DP83843
- IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
and built-in filters - IEEE 802.3u 100BASE-TX compatible - directly drives
standard Category 5 UTP, no need for external
100BASE-TX transceiver - Fully Integrated and fully compliant ANSI X3.263 TPPMD
physical sublayer which includes adaptive equalization
and BLW compensation - IEEE 802.3u 100BASE-FX compatible - connects directly
to industry standard Electrical/Optical transceivers - IEEE 802.3u Auto-Negotiation for automatic speed selection
- IEEE 802.3u compatible Media Independent Interface
(MII) with Serial Management Interface - Integrated high performance 100 Mb/s clock recovery
circuitry requiring no external filters - Full Duplex support for 10 and 100 Mb/s data rates
- MII Serial 10 Mb/s mode
- Fully configurable node/switch and 100Mb/s repeater
modes - Programmable loopback modes for flexible systemdiagnostics
- Flexible LED support
- Single register access to complete PHY status
- MDIO interrupt support
- Individualized scrambler seed for 100BASE-TX applications
using multiple PHYs - Low power consumption for multi-port applications
- Small footprint 80-pin PQFP package
The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.
This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.
The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:
- IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
- Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
- FDDI Stream Cipher scrambler/descrambler for TP-PMD
- 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
- ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | DP83843 PHYTER datasheet (Rev. B) | 2013. 11. 13 | ||
| 애플리케이션 노트 | How to Pass IEEE Ethernet Compliance Tests | PDF | HTML | 2021. 9. 20 | ||
| 애플리케이션 노트 | AN-1506 DP83843 to DP83848C/I/YB PHYTER System Rollover Document (Rev. A) | 2013. 4. 26 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ETHERNET-SW — 이더넷 PHY 드라이버 및 툴
텍사스 인스트루먼트의 이더넷 물리적 계층(PHY) 트랜시버용 드라이버는 직렬 관리 인터페이스(MDC/MDIO)를 통한 통신을 지원하여 PHY 레지스터를 구성하고 읽습니다. Linux 및 RTOS 드라이버는 github에서 찾을 수 있습니다.
USB-2-MDIO — USB-2-MDIO Tool v1.0
USB-2-MDIO 소프트웨어 툴을 사용하면 텍사스 인스트루먼트의 이더넷 PHY가 MDIO 상태 및 장치 제어 레지스터에 액세스할 수 있습니다. USB-2-MDIO 툴에는 경량 GUI로 인터페이싱하는 TI의 MSP430 ™ MCU용 LaunchPad™ 개발 키트가 포함되어 있습니다. LaunchPad 개발 키트는 버스에 연결된 PHY의 레지스터를 조작할 수 있는 MDIO 버스 컨트롤러를 구현합니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| QFP (NNC) | 80 | Ultra Librarian |