LMK04832
- Maximum Clock Output Frequency: 3255 MHz
- Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
- Ultra-Low Noise, at 2500
MHz:
- 54 fs RMS Jitter (12 kHz to 20 MHz)
- 64 fs RMS Jitter (100 Hz to 20 MHz)
- –157.6 dBc/Hz Noise Floor
- Ultra-Low Noise, at 3200 MHz:
- 61 fs RMS Jitter (12 kHz to 20 MHz)
- 67 fs RMS Jitter (100 Hz to 100 MHz)
- –156.5 dBc/Hz Noise Floor
- PLL2
- PLL FOM of –230 dBc/Hz
- PLL 1/f of –128 dBc/Hz
- Phase Detector Rate up to 320 MHz
- Two Integrated VCOs: 2440 to 2580 MHz
and 2945 to 3255 MHz
- Up to 14
Differential Device Clocks
- CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
- Up to 1 Buffered VCXO/XO
Output
- LVPECL, LVDS, 2xLVCMOS Programmable
- 1-1023 CLKout Divider
- 1-8191 SYSREF Divider
- 25-ps Step Analog Delay for SYSREF Clocks
- Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
- Holdover Mode With PLL1
- 0-Delay with PLL1 or PLL2
- Supports 105°C PCB Temperature
(Measured at Thermal Pad)
The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.
The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.
The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.
The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
비교 대상 장치와 유사한 기능.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 평가 모듈
LMK04832EVM — LMK04832 JESD204B 클록 지터 클리너/클록 생성기/분배 평가 모듈
LMK04832 평가 모듈(EVM)을 이용하면 테스트 장비 또는 기타 평가 보드를 사용해 LMK04832를 평가함으로써 구체적인 용도에 대한 블록 또는 시스템 요구 사항을 검증할 수 있습니다.
LMK04832EVM에는 이중 루프 작동을 위해 122.88MHz VCXO가 미리 채워져 있습니다. 성능 평가를 위해 다른 VCXO 주파수가 필요하거나 특정 VCXO가 필요한 경우 VCXO를 대체할 수 있습니다.
단일 루프 작동 또는 클록 디바이더/지연/팬아웃 구성을 위해 EVM을 다시 구성할 수 있습니다. LMK04832는 다양한 기능을 (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
TIDA-010132 — 레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계
8채널 AFE(아날로그 프론트 엔드)인 이 레퍼런스 설계는 16채널 이상으로 확장할 수 있는 AFE7444 4채널 RF 트랜시버 2개와 LMK04828 - LMX2594 기반 클로킹 서브시스템을 사용합니다. 각 AFE 채널은 2.6GHz에서 75dB을 초과하는 동적 범위로 10ps 미만의 스큐로 동기화된 14비트 9GSPS DAC와 3GSPS ADC로 구성됩니다.
TIDA-010230 — 레이더 및 EW 애플리케이션을 위한 멀티 채널 RF 트랜시버, 저잡음 클로킹 레퍼런스 설계
TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.