LMK04832-SP
- SMD #5962R1723701VXC
- Total ionizing dose 100 krad (ELDRS-free)
- SEL immune >120 MeV × cm2/mg
- SEFI immune >120 MeV × cm2/mg
- Maximum clock output frequency: 3255 MHz
- Multi-mode: dual PLL, single PLL, and clock distribution
- 6-GHz external VCO or distribution input
- Ultra-low noise, at 2500 MHz:
- 54-fs RMS jitter (12 kHz to 20 MHz)
- 64-fs RMS jitter (100 Hz to 20 MHz)
- –157.6-dBc/Hz noise floor
- Ultra-low noise, at 3200 MHz:
- 61-fs RMS jitter (12 kHz to 20 MHz)
- 67-fs RMS jitter (100 Hz to 100 MHz)
- –156.5-dBc/Hz noise floor
- PLL2
- PLL FOM of –230 dBc/Hz
- PLL 1/f of –128 dBc/Hz
- Phase detector rate up to 320 MHz
- Two integrated VCOs: 2440 to 2600 MHz and 2945 to 3255 MHz
- Up to 14 differential device clocks
- CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS programmable outputs
- Up to 1 buffered VCXO/XO output
- LVPECL, LVDS, 2xLVCMOS programmable
- 1-1023 CLKout divider
- 1-8191 SYSREF divider
- 25-ps step analog delay for SYSREF clocks
- Digital delay and dynamic digital delay for device clock and SYSREF
- Holdover mode with PLL1
- 0-delay with PLL1 or PLL2
- Ambient temperature range: –55 °C to 125 °C
The LMK04832-SP is a high performance clock conditioner with JEDEC JESD204B support for space applications.
The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.
The LMK04832-SP can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.
The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover allows the LMK04832-SP to provide flexible high performance clocking trees.
The LMK04832-SP comes in a 10.9-mm × 10.9-mm, 64-pin CFP package.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK04832EVM-CVAL — 초저잡음, 이중 루프, JESD204B 클록 지터 클리너용 LMK04832-SP 평가 모듈
성능과 기능을 평가할 수 있는 플랫폼을
제공합니다.
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
TIDA-010191 — 우주 등급 다중 채널 JESD204B 15GHz 레이더용 클로킹 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| CFP (HBE) | 64 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.