SN65LV1023A
- 100-Mbps to 660-Mbps Serial LVDS Data Payload Bandwidth at 10-MHz
to 66-MHz System Clock - Pin-Compatible Superset of DS92LV1023/DS92LV1224
- Chipset (Serializer/Deserializer) Power Consumption <450 mW (Typ) at 66 MHz
- Synchronization Mode for Faster Lock
- Lock Indicator
- No External Components Required for PLL
- 28-Pin SSOP and Space Saving 5 × 5 mm QFN Packages Available
- Industrial Temperature Qualified,
TA = −40°C to 85°C - Programmable Edge Trigger on Clock
- Flow-Through Pinout for Easy PCB Layout
- APPLICATIONS
- Wireless Base Station
- Backplane Interconnect
- DSLAM
The SN65LV1023A serializer and SN65LV1224B deserializer comprise a 10-bit serdes chipset designed to transmit and receive serial data over LVDS differential backplanes at equivalent parallel word rates from 10 MHz to 66 MHz. Including overhead, this translates into a serial data rate between 120-Mbps and 792-Mbps payload encoded throughput.
Upon power up, the chipset link can be initialized via a synchronization mode with internally generated SYNC patterns or the deserializer can be allowed to synchronize to random data. By using the synchronization mode, the deserializer establishes lock within specified, shorter time parameters.
The device can be entered into a power-down state when no data transfer is required. Alternatively, a mode is available to place the output pins in the high-impedance state without losing PLL lock.
The SN65LV1023A and SN65LV1224B are characterized for operation over ambient air temperature of –40°C to 85°C.
기술 문서
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | 10-MHz to 66-MHz, 10:1-LVDS Serializer/Deserializer datasheet (Rev. E) | 2009/12/07 | |
| * | Errata | SN65LV1023A Sync Pattern Generation Logic Error | 2003/06/26 | |
| Application note | Applications of Low-Voltage Differential Signaling (LVDS) in LED Walls | 2020/10/29 | ||
| Application brief | Migrating from DS92LV1021A/1212A 10-bit SerDes to SN65LV1023A/1224B | 2018/11/15 | ||
| User guide | 10:1 Serializer/Deserializer Evaluation Board | 2013/11/20 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램
| 패키지 | 핀 | 다운로드 |
|---|---|---|
| SSOP (DB) | 28 | 옵션 보기 |
| VQFN (RHB) | 32 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.