홈 인터페이스 LVDS, M-LVDS 및 PECL IC
홈
인터페이스
LVDS, M-LVDS 및 PECL IC

SN65LVELT22

활성

3.3V 듀얼 LVTTL에서 차동 LVPECL로 변환기

지금 주문하기
데이터 시트

SN65LVELT22

활성
데이터 시트 지금 주문하기

제품 상세 정보

Function Driver, Translator Protocols LVPECL Number of transmitters 2 Number of receivers 2 Signaling rate (Mbps) 3500 Input signal LVTTL Output signal LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
Function Driver, Translator Protocols LVPECL Number of transmitters 2 Number of receivers 2 Signaling rate (Mbps) 3500 Input signal LVTTL Output signal LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
VSSOP (DGK) 8 14.7 mm² (3 mm × 4.9 mm) SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm)
  • 450 ps (typ) Propagation Delay
  • Operating Range: VCC 3.0 V to 3.8 with
    GND = 0 V
  • <50 ps (max) Output to Output Skew
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100LVELT22
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data
  • 450 ps (typ) Propagation Delay
  • Operating Range: VCC 3.0 V to 3.8 with
    GND = 0 V
  • <50 ps (max) Output to Output Skew
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100LVELT22
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data

The SN65ELT22 is a dual LVTTL to differential LVPECL translator buffer. It operates on +3V supply and ground only. The output is driven default high when the inputs are left floating or unused. The low output skew makes the device the ideal solution for clock or data signal translation.

The SN65LVELT22 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 package option.

The SN65ELT22 is a dual LVTTL to differential LVPECL translator buffer. It operates on +3V supply and ground only. The output is driven default high when the inputs are left floating or unused. The low output skew makes the device the ideal solution for clock or data signal translation.

The SN65LVELT22 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 package option.
filter 기타 LVDS, M-LVDS 및 PECL IC 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 유사한 기능.
SN65LVELT23 활성 3.3V 듀얼 차동 LVPECL 버퍼에서 LVTTL로 변환기 Receiver variant

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 3.3 V Dual LVTTL to Differential LVPECL Translator datasheet 2008. 12. 12
애플리케이션 노트 AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 2007. 10. 17

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VSSOP (DGK) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상